Un serveur RISC-V doit réunir des fonctions de plateforme qui dépassent les cœurs du processeur. La spécification Server SoC Requirements v1.0 de RISC-V International détaille les exigences concernant les temporisateurs, les interruptions, les entrées-sorties, la gestion, la fiabilité et la sécurité. Elle distingue les clauses obligatoires, recommandées et conditionnelles.
Le RISC-V China Summit 2026 s’est tenu à Shenzhen du 18 au 20 octobre, comme le rappelle notre article consacré à l’événement.
Ce que couvre la spécification
Un SoC de serveur ne se résume pas à ses cœurs : il doit aussi coordonner l’accès aux périphériques, les interruptions, la mémoire, les fonctions de gestion et les protections de la plateforme. Le document couvre ces fonctions, ainsi que la qualité de service (QoS) et la surveillance des performances.
Les termes anglais MUST et SHOULD indiquent respectivement une exigence et une recommandation. Certaines clauses ne s’appliquent que si le SoC prend en charge une fonction donnée. Les exigences décrivent une plateforme conforme au document ; elles ne certifient pas à elles seules un modèle de puce.
| Domaine | Disposition de la spécification | Portée de la clause |
| Temporisateur | Le registre time utilise des unités de 1 ns et une fréquence constante d’au moins 100 MHz. | Exigence obligatoire |
| Interruptions | L’AIA et les interruptions externes par MSI sont obligatoires. L’IMSIC doit fournir au moins un fichier S-mode et cinq fichiers VS-mode par hart, avec au minimum 255 identifiants S-mode et 63 par fichier VS-mode. | Exigence obligatoire |
| IOMMU et PCIe | Les périphériques capables de DMA et les ports racine PCIe accessibles par logiciel doivent être contrôlés par une IOMMU, sous réserve d’exceptions. Plusieurs règles PCIe s’appliquent aux composants concernés du root complex. | Exigences obligatoires, avec exceptions et portée définie par composant |
| RAS | Le niveau général de fiabilité, disponibilité et maintenabilité n’est pas fixé. La prise en charge des données empoisonnées et de RERI est recommandée. | Recommandations et exigences conditionnelles si RERI est implémentée |
| QoS, gestion et suivi des performances | La limitation des interférences entre charges de travail, les protocoles de gestion et les compteurs HPM relèvent généralement de recommandations. | Recommandations et exigences conditionnelles selon les fonctions implémentées |
| Sécurité | Une racine de confiance matérielle doit être la racine de confiance principale. PCIe IDE, le chiffrement de la DRAM externe et une interface TPM 2.0 sont recommandés. | Exigence obligatoire et recommandations distinctes |
Temporisateurs et interruptions
Le registre de contrôle et d’état time doit avancer par unités de 1 ns, avec une fréquence constante d’au moins 100 MHz. Il doit apparaître comme toujours actif et conserver son décompte pendant les états de faible consommation des harts, sous réserve des exceptions liées aux états système G3, S3 et S4.
Pour les interruptions, le SoC doit prendre en charge l’architecture avancée des interruptions RISC-V (AIA) et transmettre les interruptions externes sous forme de MSI, ou interruptions signalées par message. L’IMSIC, le contrôleur d’interruptions associé, doit prévoir par hart au moins un fichier S-mode et cinq fichiers VS-mode. Chaque fichier S-mode doit gérer au moins 255 identifiants d’interruption ; chaque fichier VS-mode, au moins 63.
Si le SoC intègre des périphériques utilisant des interruptions câblées, une APLIC doit, sous les conditions prévues par la spécification, les convertir en MSI. Cette obligation dépend donc de l’architecture retenue.
IOMMU et PCIe : encadrer les accès aux périphériques
Les périphériques capables d’effectuer des accès directs à la mémoire (DMA) et les ports racine PCIe accessibles par logiciel doivent être contrôlés par une IOMMU, l’unité qui gère les accès mémoire des entrées-sorties. La spécification prévoit des exceptions, notamment pour les contrôleurs d’interruptions, les IOMMU elles-mêmes, certains blocs du module de débogage et les contrôleurs de gestion qui accèdent à des ressources réservées à leur usage. Elle ne fixe pas le nombre d’IOMMU.
Pour les composants concernés du root complex PCIe, les règles logicielles applicables de la spécification PCIe 6.0 doivent être respectées. Les MSI sont obligatoires, tandis que la signalisation d’interruptions INTx par fils virtuels est interdite. Les ports racine doivent aussi prendre en charge AER (Advanced Error Reporting), DPC (Downstream Port Containment) et les contrôles RP PIO.
Fiabilité, isolation des charges et gestion
Le texte ne fixe pas un niveau général de RAS. Il recommande notamment la génération, le stockage et la transmission de données marquées comme empoisonnées, ainsi que la prise en charge de l’interface RERI (RISC-V Error Record Register Interface). Si RERI est implémentée, certaines règles de signalement et de tenue des enregistrements deviennent obligatoires. La détection et la correction d’erreurs dans les mémoires et caches importants, l’ECC à symbole unique dans les contrôleurs DRAM et le scrubbing périodique sont également fortement recommandés.
Pour la QoS, la recommandation est de limiter les interférences injustifiées entre charges de travail qui partagent les caches et la mémoire système. Les mécanismes CBQRI de contrôle de capacité de cache et de bande passante mémoire sont recommandés ; leur prise en charge entraîne des exigences supplémentaires.
La gestion s’appuie sur des recommandations pour des protocoles tels que Redfish, PLDM, MCTP et les fonctions liées à SPDM. Pour la connexion à un contrôleur de gestion de carte mère (BMC), le document recommande une liaison PCIe x1, de préférence en Gen 5 et au minimum en Gen 3, ainsi qu’une interface IPMI SSIF sur I²C et une console de débogage UART.
Les compteurs HPM de surveillance matérielle des performances sont recommandés pour les caches importants, les contrôleurs mémoire et les ports PCIe, ainsi que pour mesurer la latence moyenne des requêtes mémoire. Dans les systèmes NUMA, le filtrage des mesures selon l’accès à la mémoire locale ou distante est également recommandé.
Sécurité : une obligation et plusieurs recommandations
La racine de confiance matérielle doit être la racine de confiance principale du SoC. D’autres protections sont recommandées : PCIe IDE, le chiffrement de la DRAM externe avec une clé transitoire d’au moins 256 bits et une interface pour un TPM conforme à TPM 2.0. Ces clauses donnent des critères précis pour examiner une plateforme serveur, chacun avec son statut et sa portée propres.
