Phoronix ha riferito il 26 ottobre 2026 che una modifica dello scheduler legata a un problema di compilazione sul Ryzen AI 9 HX 370 era stata integrata in Linux 7.4 Git il giorno prima. La regola dà precedenza all’asymmetric packing quando questo può spostare un’attività su una CPU inattiva con priorità maggiore, invece di mantenerla sulla stessa cache di ultimo livello (LLC).
Il problema durante la compilazione
Il caso riguardava Gentoo e una compilazione con LLVM Clang e full-LTO, cioè l’ottimizzazione del programma nella fase di collegamento. Secondo Phoronix, alcune attività avviate sui core Zen 5C restavano su quei core invece di passare ai core Zen 5 disponibili, che hanno priorità maggiore.
Il Ryzen AI 9 HX 370 descritto nel resoconto ha 12 core: quattro Zen 5 e otto Zen 5C. Phoronix cita questa differenza di frequenza e cache L3 per spiegare perché, nel carico riportato, la scelta del core poteva contare:
| Tipo di core | Numero di core | Frequenza citata | Cache L3 citata |
| Zen 5 | 4 | Circa 5,1 GHz | 16 MB |
| Zen 5C | 8 | Fino a 3,3 GHz | 8 MB |
Come cambia la scelta dello scheduler
Cache Aware Scheduling favorisce la vicinanza alla LLC: mantenere le attività dello stesso processo nella cache condivisa può ridurre gli spostamenti fra gruppi di core. L’asymmetric packing segue un criterio diverso e favorisce le CPU con priorità maggiore. Nel caso descritto, i due criteri potevano quindi portare a scelte opposte.
La modifica riportata lascia prevalere l’asymmetric packing quando tenta di spostare un’attività su una CPU inattiva con priorità superiore a quella di partenza. La regola si applica sia al bilanciamento regolare sia a quello attivo. Il caso documentato riguarda la compilazione full-LTO sul Ryzen AI 9 HX 370; non è una misura di prestazioni dopo la modifica.
I rami Linux citati
Phoronix ha riferito che il cambiamento era stato integrato in Linux 7.4 Git il 25 ottobre 2026 e indicato per il backport in Linux 7.2 e Linux 7.3.
