Phoronix informó el 18 de octubre de 2026 de una serie de parches para el kernel de Linux, fechada el 15 de octubre y descrita entonces como pendiente, que proponía retirar los vaciados de caché por software en las transiciones de memoria entre KeyID de Intel Trust Domain Extensions (Intel TDX). El reportaje de Phoronix atribuyó el motivo a que el hardware TDX finalizado puede resolver las cuestiones pertinentes sin ayuda del software.

Rick Edgecombe, ingeniero de Intel, explicó —según la reproducción de Phoronix— que la arquitectura de TDX se está ajustando para que Linux pueda retirar ese código. El cambio propuesto simplificaría el código del kernel.

Qué hacen MKTME y los KeyID en TDX

Intel utiliza Multi-Key Total Memory Encryption (MKTME) para cifrar la memoria de cada dominio de confianza (Trust Domain, o TD) con una clave AES única. Un KeyID identifica la clave que se usa para una petición de memoria. El aviso de seguridad de Intel explica cómo funciona este mecanismo y describe por separado un posible canal lateral de caché.

Para ampliar el contexto de SGX en la hoja de ruta de Intel, puedes leer el repaso de NeoTeo sobre Diamond Rapids y el último Xeon con SGX.

Qué patrones puede observar un VMM no confiable

En ciertas configuraciones, el tratamiento de alias de KeyID puede permitir que un monitor de máquina virtual (VMM) no confiable con privilegios observe patrones de acceso a memoria con granularidad de línea de caché. Intel indica que los ataques descritos revelan esos patrones o las direcciones accedidas, pero no directamente los datos almacenados en ellas.

Intel recomienda evitar los accesos a memoria que dependen de secretos y no basar el funcionamiento del software en que los flujos de coherencia relacionados con KeyID estén presentes o ausentes. También advierte de que esos flujos pueden cambiar en futuros procesadores.

Qué implica para el rendimiento

Phoronix atribuyó a la propuesta una simplificación del código del kernel. También señaló que los mensajes de la serie no indicaban un efecto esperado en el rendimiento.