Le 12 octobre 2026, des dirigeants de TSMC, Intel et Samsung Electronics ont discuté des défis du développement des puces d’IA à l’ouverture d’un événement d’Applied Materials, rapporte Monica Chen dans DIGITIMES. Son compte rendu cite trois thèmes : les procédés de fabrication avancés, l’intégration 3D et les modèles de recherche.
Réunir les données de fabrication
Dans un entretien publié le 22 août 2018 par Semiconductor Engineering, David Fried, alors directeur technique de Coventor, une société de Lam Research, décrivait un défi concret : rapprocher les données des équipements, de la métrologie, de la classification des défauts et des tests électriques et fonctionnels.
Ces données peuvent différer par leur format, leur méthode d’échantillonnage et leurs unités. Les rassembler dans un ensemble cohérent pour l’analyse en temps réel demande donc un travail de mise en compatibilité. Étudier séparément certaines sources peut déjà être utile, mais les exploiter ensemble suppose de résoudre ces écarts.
Coordonner la production de chiplets
L’intégration physique des chiplets pose un autre type de défi : coordonner les éléments et les étapes nécessaires à leur fabrication. Dans un article publié le 14 octobre 2025, PDF Solutions décrit la coordination des substrats, des dies de base, des composants tiers, des technologies de packaging, des configurations de sous-traitance OSAT — assemblage et test de semi-conducteurs — et des systèmes de test.
