Uma plataforma de servidor RISC-V precisa atender a requisitos do sistema inteiro, não apenas ter núcleos compatíveis. A especificação Server SoC Requirements v1.0, da RISC-V International, define regras para temporizadores, interrupções, acesso a dispositivos, PCIe, confiabilidade, gerenciamento e segurança. Ela distingue exigências obrigatórias, recomendações e requisitos que só se aplicam sob determinadas condições.
A cúpula RISC-V China 2026 ocorreu em Shenzhen de 18 a 20 de outubro, como mostra a cobertura do encontro. Para entender o que uma plataforma de servidor precisa implementar, o documento central é a especificação oficial da RISC-V International.
O que a especificação exige
A Server SoC Requirements v1.0 abrange o SoC, ou sistema em chip, e seu comportamento visível ao software. Os requisitos incluem temporizadores, interrupções, IOMMU, PCIe, RAS, QoS, gerenciamento, monitoramento de desempenho e segurança.
No documento, MUST indica uma exigência obrigatória e SHOULD, uma recomendação. Algumas cláusulas são condicionais: tornam-se obrigatórias quando o SoC implementa determinada interface ou recurso. Essa distinção ajuda a avaliar cada requisito sem tratar todas as capacidades como equivalentes.
| Área do sistema | Disposição da especificação | Força ou condição |
| Temporizador | O registrador time usa unidades de 1 ns e atualiza a pelo menos 100 MHz. | Obrigatória; deve permanecer ativo nos estados de baixo consumo dos harts, ressalvadas exceções de estados de energia do sistema. |
| Interrupções | A AIA deve ser compatível; interrupções externas usam MSI. O IMSIC atende a mínimos de arquivos e identidades por modo. | Obrigatória; APLIC é exigido condicionalmente quando há dispositivos com interrupções sinalizadas por fio. |
| IOMMU | Dispositivos com DMA e portas root PCIe acessíveis por software ficam sob controle de uma IOMMU, com exceções especificadas. | Obrigatória para os dispositivos abrangidos; a quantidade de IOMMUs não é definida. |
| PCIe | Componentes aplicáveis do root complex seguem as regras visíveis por software da PCIe Specification 6.0. Portas root exigem MSI, AER, DPC e controles RP PIO; sinalização INTx por fio virtual não é permitida. | Obrigatória para os componentes aplicáveis. |
| RAS e QoS | Há recomendações para tratamento de erros, isolamento entre cargas de trabalho e monitoramento. | Em geral, recomendada ou condicional; a especificação não define um nível geral de RAS. |
| Segurança | Uma raiz de confiança de hardware deve ser a raiz de confiança principal. | Obrigatória; PCIe IDE, criptografia de DRAM externa e interface TPM 2.0 são recomendações. |
Temporizador e interrupções: limites para o sistema operacional
O registrador time deve contar em unidades de 1 ns, com atualização a uma frequência constante de pelo menos 100 MHz. A especificação também exige que ele pareça sempre ativo e preserve a contagem durante os estados de baixo consumo dos harts, com exceções para estados de energia do sistema como G3, S3 e S4.
Para interrupções, o SoC deve implementar a RISC-V Advanced Interrupt Architecture (AIA), e as interrupções externas devem chegar por meio de interrupções sinalizadas por mensagem (MSI). Cada hart precisa de pelo menos um arquivo de interrupção S-mode e cinco arquivos VS-mode no IMSIC. Os mínimos são 255 identidades no arquivo S-mode e 63 em cada arquivo VS-mode.
Se o SoC tiver dispositivos que sinalizam interrupções por fio, uma APLIC deve convertê-las em MSI, conforme as condições da especificação. Assim, a presença de um núcleo RISC-V, por si só, não descreve como o restante da plataforma entrega interrupções ao software.
IOMMU e PCIe controlam o acesso aos dispositivos
A IOMMU, unidade de gerenciamento de memória de entrada e saída, deve governar os periféricos capazes de fazer acesso direto à memória (DMA) e as portas root PCIe acessíveis por software. As exceções incluem controladores de interrupção, as próprias IOMMUs, certos blocos de módulos de depuração e controladores de gerenciamento que acessam recursos reservados para seu uso. O número de IOMMUs fica a critério da implementação.
Uma IOMMU ligada a uma porta root PCIe deve aceitar identificadores de dispositivo de pelo menos 16 bits e todos os modos e extensões de memória virtual baseada em páginas implementados pelos harts de aplicação do SoC. Outros recursos, como ATS, passagem direta e determinadas funções de monitoramento e depuração, dependem das condições descritas para cada cláusula.
No root complex PCIe, componentes aplicáveis devem seguir as regras da PCIe Specification 6.0 que são visíveis por software. Isso não torna obrigatória toda capacidade opcional do padrão. A especificação exige MSI, proíbe a sinalização de interrupção INTx por fio virtual e requer suporte a AER, DPC e controles RP PIO nas portas root.
Confiabilidade, QoS e gerenciamento
RAS reúne confiabilidade, disponibilidade e facilidade de manutenção. A especificação não fixa um nível geral de RAS para o SoC. Ela recomenda recursos para gerar, armazenar e encaminhar dados marcados como corrompidos, além de suporte à RISC-V Error Record Register Interface (RERI). Quando uma implementação adota RERI, algumas regras adicionais passam a ser obrigatórias. Também são recomendadas detecção e correção de erros em caches e memórias importantes, ECC de símbolo único nos controladores de DRAM e limpeza periódica ou patrulhada da memória.
Para qualidade de serviço (QoS), a recomendação é reduzir interferências injustificadas entre cargas de trabalho que compartilham caches e memória do sistema. A especificação recomenda CBQRI e controles relacionados de capacidade de cache e largura de banda da memória; requisitos adicionais se aplicam quando CBQRI é implementado.
No gerenciamento, há recomendações de suporte a Redfish, PLDM, MCTP e recursos relacionados a SPDM. A conexão recomendada para um BMC usa uma pista PCIe x1, preferencialmente Gen 5 e no mínimo Gen 3. Também são recomendados IPMI SSIF sobre I2C e uma conexão UART para console de depuração. Essas gerações de PCIe descrevem a conexão recomendada ao BMC, não um mínimo geral para o SoC.
O monitoramento de desempenho também é, em geral, uma recomendação. Entre os pontos indicados estão contadores HPM em caches importantes, controladores de memória e portas PCIe, além da latência média de solicitações de memória. Em sistemas NUMA, a filtragem entre acessos locais e remotos também é recomendada.
Segurança: uma exigência central e recursos recomendados
A exigência central é uma raiz de confiança de hardware como raiz de confiança principal. A especificação recomenda separadamente PCIe IDE, criptografia da DRAM fora do chip com chave transitória de pelo menos 256 bits e uma interface para TPM 2.0.
Ao avaliar um SoC, portanto, vale separar as cláusulas obrigatórias das recomendações e verificar as condições ligadas aos recursos implementados. A contagem de núcleos não substitui essa leitura dos requisitos de plataforma.
