PieceMakers comenzó a cotizar en el Emerging Stock Board de Taiwán el 16 de septiembre de 2026, con un precio de referencia de 740 NT$ por acción. El debut bursátil acompaña una apuesta tecnológica muy concreta: diseñar memoria DRAM para inferencia de IA cerca del procesador, en lugar de depender siempre de una GPU con HBM o de grandes cantidades de SRAM integrada.

La compañía taiwanesa propone colocar la DRAM directamente sobre el procesador o sobre la oblea lógica mediante apilado 3D y bonding híbrido. La idea busca acortar el recorrido de los datos y aumentar la densidad de las conexiones, dos factores importantes cuando la IA funciona en dispositivos con restricciones de consumo, espacio, precio y latencia.

Qué está intentando construir PieceMakers

El concepto de PieceMakers parte de una premisa sencilla: en la IA perimetral, mover los datos puede ser tan importante como calcularlos. La memoria debe ofrecer capacidad suficiente para los modelos, pero también consumir poco, ocupar poco espacio y responder con rapidez.

El bonding híbrido une las capas mediante conexiones directas de alta densidad. Frente a una disposición 2,5D con la memoria fuera del chip lógico, la arquitectura propuesta acerca el bloque de memoria a la unidad de procesamiento. PieceMakers la presenta como una forma de reducir la distancia del trayecto de datos y, con ello, orientar el sistema hacia más ancho de banda, menor latencia y menor consumo asociado al movimiento de información.

La compañía no se limita a vender memoria convencional. Su modelo incluye diseño personalizado, licencias de propiedad intelectual, regalías, producción integral y productos DRAM estándar. Su catálogo incluye HBLL-RAM, HiBaLL, DRAM de tipo known-good-die, PSRAM y PIM-DDR3.

En el caso de HBLL-RAM, la página de producto especifica 144 GB/s por die de ancho de banda de acceso aleatorio y una latencia de acceso aleatorio inferior a 20 ns. También indica una frecuencia de 1 GHz, una tasa de 2 Gb/s por pin, ocho canales, 32 bancos por canal y un consumo de energía de 5 pJ/b.

HBLL-RAM es una solución 2D que puede integrarse en un encapsulado 2D SIP, mientras que HiBaLL representa la línea de apilado 3D de PieceMakers. La empresa describe HiBaLL con un ancho de banda superior a 1 TB/s. El concepto wafer-on-wafer aparece separado de esas cifras: se le atribuyen más de 2 TB/s por capa y una latencia inferior a 20 ns.

El hueco entre la SRAM y la HBM

La estrategia apunta a un espacio intermedio. La SRAM integrada puede ofrecer un ancho de banda enorme, pero su capacidad por superficie es limitada. En la comparación citada para un sistema de inferencia basado en SRAM, una unidad descrita de Groq utiliza 512 MB de SRAM y alcanza 150 TB/s de ancho de banda. En el extremo de la HBM, la comparación utiliza una GPU Rubin con 288 GB de HBM4 y 22 TB/s.

PieceMakers intenta conservar parte de la cercanía física de la SRAM usando DRAM, que permite plantear más capacidad sin trasladarse por completo a una arquitectura de GPU con HBM. No es una sustitución universal: cada opción prioriza una combinación diferente de capacidad, ancho de banda, consumo, tamaño del paquete y complejidad de fabricación.

El contexto de la IA perimetral explica por qué esa combinación importa. Un sistema que procesa modelos junto a una cámara, un robot, un vehículo o un equipo industrial no tiene necesariamente el margen energético y térmico de un centro de datos. También puede estar limitado por el espacio disponible y por el coste de cada unidad.

Ahí encaja la memoria personalizada: no intenta ganar todas las carreras de ancho de banda, sino adaptar la memoria al procesador y al modelo que debe ejecutar. La ventaja práctica dependerá de cómo se diseñen conjuntamente el chip lógico, la memoria y el encapsulado.

El verdadero obstáculo: fabricar con buen rendimiento

El reto más delicado es el rendimiento de fabricación, es decir, cuántas unidades funcionales sobreviven a todas las etapas del proceso. El apilado añade capas y exige revisar los componentes antes del ensamblaje, después del bonding y una vez integrada la lógica.

El ejemplo utilizado para ilustrar el problema parte de un rendimiento del 80 % por capa. Si cada capa tuviera que superar de forma independiente ese filtro, cuatro capas dejarían un rendimiento agregado aproximado del 41 % y ocho capas, de alrededor del 17 %. No es una predicción de producción, sino una muestra de cómo se acumula el riesgo al aumentar el número de capas.

PieceMakers no realiza por sí misma los procesos de TSV o bonding híbrido en el modelo descrito; esas operaciones corresponden a la fundición que fabrica la oblea lógica del cliente. Eso convierte la integración con la fundición y el diseño conjunto con cada cliente en una parte central del negocio, además de la propia arquitectura DRAM.

El enfoque también compite con soluciones más conocidas. El wire bonding sigue siendo atractivo en algunos sistemas porque es fiable, económico y adecuado para fabricar grandes volúmenes, aunque ofrece menos libertad para colocar conexiones con la densidad de una estructura basada en TSV. El bonding híbrido puede acortar las conexiones, pero exige controlar con precisión la fabricación y la alineación de las capas.

Qué tendría que ocurrir para que la apuesta se vuelva negocio

PieceMakers espera que su primer programa de cliente de volumen empiece a contribuir económicamente en 2027 como pronto. La empresa no ha identificado públicamente en este contexto a ese cliente. La posible rampa descrita para el programa se extiende entre 2027 y 2028.

El respaldo industrial de Nanya Technology es relevante para la compañía: Nanya posee el 33,96 % de PieceMakers y vendió 715.000 acciones a 740 NT$ para crear parte del capital flotante antes de la cotización. Además, Nanya Technology y Etron Technology anunciaron en agosto de 2025 una empresa conjunta de servicios de diseño de memoria para IA, con una capitalización prevista de 500 millones de NT$ y una distribución de propiedad del 80 % y el 20 %.

El negocio tendrá que convertir una arquitectura prometedora en un proceso repetible: suficiente rendimiento por capa, integración con las fundiciones de lógica y un cliente capaz de incorporar la memoria en un producto de volumen. El siguiente hito financiero está previsto para 2027 como pronto.