Le 16 septembre 2026, PieceMakers a commencé à négocier sur le Taiwan Emerging Stock Board avec un cours de référence de 740 NT$ par action. L’entreprise profite de cette étape boursière pour pousser une stratégie de mémoire personnalisée destinée à l’IA en périphérie : placer de la DRAM directement sur le processeur ou sur une tranche logique grâce au bonding hybride. L’objectif est de raccourcir le trajet des données sans reprendre exactement le modèle de la SRAM intégrée ou celui des GPU associés à de la HBM.
Ce que PieceMakers veut construire
La DRAM — une mémoire dense utilisée pour stocker les données de travail — est généralement séparée du processeur. PieceMakers propose de rapprocher les deux éléments en empilant les couches de mémoire et en les reliant par bonding hybride, une technique qui crée de nombreuses connexions très courtes entre les surfaces des puces.
Pour l’IA edge, ce rapprochement vise plusieurs contraintes à la fois : la consommation électrique, la latence, l’encombrement et la capacité mémoire. Un appareil qui exécute un modèle localement ne dispose pas forcément du budget énergétique ni de l’espace d’un serveur d’entraînement. Chaque déplacement de données compte.
La présentation de PieceMakers oppose ainsi une architecture 2,5D, dans laquelle la mémoire reste séparée du processeur, à une architecture 3D de mémoire proche du calcul. Le bénéfice recherché est concret : davantage de données accessibles rapidement, avec un chemin de communication plus court.
La société ne présente pas pour autant une seule mémoire sous plusieurs noms. Sa HBLL-RAM est décrite comme une solution 2D à faible densité et à large bande passante. Sa fiche produit annonce 144 Go/s par puce, une latence d’accès aléatoire inférieure à 20 ns, une fréquence de 1 GHz, un débit de 2 Gb/s par broche et une consommation de 5 pJ/b. Le composant référencé PLHP11440AK4 est indiqué à 2,25 Gb et 288 bits.
À un autre niveau, PieceMakers annonce plus de 1 To/s pour son architecture 3D empilée HiBaLL. Le concept de fabrication tranche-sur-tranche présenté pour l’IA edge est, lui, associé à une bande passante supérieure à 2 To/s par couche et à une latence inférieure à 20 ns. Ces chiffres correspondent à des produits ou niveaux d’architecture différents : ils ne forment pas une seule fiche technique.
Le créneau entre SRAM et HBM
La SRAM, mémoire très rapide placée sur le processeur, offre une bande passante spectaculaire mais occupe beaucoup de surface pour une capacité limitée. À l’autre extrémité, les systèmes GPU avec HBM fournissent une capacité et une bande passante élevées, au prix d’un packaging complexe et d’un système plus imposant.
PieceMakers cherche un compromis : conserver la densité de la DRAM tout en la rapprochant du calcul. La comparaison suivante résume les positions architecturales décrites pour ces trois approches :
| Architecture | Mémoire utilisée | Positionnement décrit | Principale contrainte |
| PieceMakers near-memory | DRAM empilée sur le processeur ou la tranche logique | Davantage de capacité que la SRAM, avec un chemin de données raccourci | Rendement, intégration avec la fonderie et co-conception avec le client |
| Inférence à base de SRAM | SRAM intégrée au processeur | Très forte bande passante sur une capacité limitée | Surface disponible et capacité mémoire |
| GPU avec HBM | HBM associée au boîtier du GPU | Forte capacité et forte bande passante pour des systèmes de calcul spécialisés | Packaging, consommation et distance entre les éléments |
Le principe répond à un problème bien connu de l’IA : déplacer les données peut coûter autant, voire davantage, que les calculer. Une mémoire plus proche ne transforme pas automatiquement un système en produit plus rapide dans tous les usages, mais elle vise directement cette source de latence et de consommation.
Le vrai obstacle : fabriquer avec un bon rendement
L’empilement ne se résume pas à coller plusieurs couches de silicium. Chaque couche doit être testée, réparée lorsque c’est possible, puis intégrée avant et après la liaison avec la logique. Plus le nombre de couches augmente, plus une défaillance potentielle peut réduire le nombre de composants utilisables.
L’exemple industriel associé à cette approche part d’un rendement de 80 % par couche. En multipliant ce rendement sur quatre couches, on obtient environ 41 %. Sur huit couches, le résultat tombe à environ 17 %. Ce calcul illustre pourquoi le rendement est central : une architecture très performante peut devenir difficile à produire à grande échelle si trop peu d’empilements sortent fonctionnels.
PieceMakers ne réalise pas elle-même, dans le modèle décrit, les opérations de TSV — des vias traversant le silicium — ni le bonding hybride. Ces étapes sont prises en charge par la fonderie qui fabrique la tranche logique du client. La réussite commerciale dépend donc aussi de cette intégration industrielle, et pas uniquement du dessin de la mémoire.
Une technologie encore tournée vers les prochains contrats
PieceMakers a commencé à négocier sur le marché émergent taïwanais au prix de référence de 740 NT$ et a terminé sa première séance à 915 NT$ par action. L’entreprise, fondée en janvier 2006 à Hsinchu, fournit des services de conception mémoire, de la propriété intellectuelle sous licence, des prestations d’ingénierie non récurrentes, de la production clé en main et des produits DRAM standard.
Nanya Technology détient 33,96 % de PieceMakers. Par ailleurs, Nanya Technology et Etron Technology ont annoncé le 7 août 2025 une coentreprise consacrée aux services de conception de mémoires pour l’IA, dotée de 500 millions de NT$ et répartie selon une participation de 80/20. Cette initiative relève d’un projet distinct, même si elle s’inscrit dans le même mouvement vers des mémoires personnalisées pour l’IA edge.
Le premier programme client en volume de PieceMakers devrait contribuer aux résultats au plus tôt en 2027. La société doit donc encore convertir une architecture prometteuse en production répétable, puis en commandes suffisamment importantes pour absorber la complexité du procédé. C’est là que se jouera la suite de son pari : dans le rendement des couches empilées et dans la capacité de ses clients à intégrer cette mémoire directement à leur logique.
