A PieceMakers começou a negociar no Emerging Stock Board de Taiwan em 16 de setembro de 2026, com preço de referência de NT$ 740 por ação. A estreia financeira acompanha uma aposta tecnológica ambiciosa: colocar DRAM diretamente sobre o processador ou a pastilha lógica por meio de ligação híbrida, encurtando o caminho percorrido pelos dados em sistemas de IA de borda.
A empresa, fundada em janeiro de 2006 em Hsinchu, quer atender aplicações nas quais não basta perseguir o maior número possível de operações. Dispositivos de borda precisam equilibrar consumo de energia, latência, área física, capacidade de memória e custo. É aí que a PieceMakers tenta encontrar espaço entre arquiteturas baseadas em SRAM e plataformas de GPU com HBM.
O que a PieceMakers está tentando construir
A proposta usa empilhamento 3D para aproximar a memória da unidade de processamento. Em vez de manter a DRAM em um componente separado, a ligação híbrida conecta diretamente a memória ao processador ou à pastilha lógica, com uma malha de interconexões mais densa e um caminho de dados mais curto.
A ideia não é apresentada como uma simples substituição da HBM. A PieceMakers trabalha com projetos de memória personalizados, licenciamento de propriedade intelectual, royalties, produção turnkey e produtos DRAM padrão. Seu foco está em adaptar a memória ao sistema de IA, e não apenas vender chips de memória de uso geral.
A empresa descreve a HBLL-RAM como uma solução de alta largura de banda e baixa latência. A página do produto informa 144 GB/s por die, latência de acesso aleatório inferior a 20 ns, clock de 1 GHz, taxa de 2 Gb/s por pino, oito canais, 32 bancos por canal e consumo de 5 pJ/b. A HBLL é descrita como uma solução 2D que pode ser integrada em um encapsulamento 2D SIP, sem depender de uma implementação 2,5D ou 3D.
Em outro nível de produto, a PieceMakers descreve a HiBaLL como uma arquitetura empilhada em 3D com largura de banda superior a 1 TB/s. Já o conceito wafer-on-wafer — no qual as camadas de memória são integradas à pastilha lógica — é associado a mais de 2 TB/s por camada e latência inferior a 20 ns. Esses números pertencem a descrições diferentes e não representam uma única especificação da HBLL-RAM.
O espaço entre SRAM e HBM
A SRAM oferece velocidade muito alta, mas ocupa bastante área e limita a capacidade disponível no processador. A HBM entrega grande largura de banda e capacidade em um encapsulamento avançado, porém exige uma integração complexa entre memória e processador. A DRAM ligada diretamente à lógica tenta explorar o meio do caminho: mais capacidade que a SRAM, com conexões mais curtas do que uma memória instalada fora do processador.
| Abordagem | Memória e integração | Número associado no material técnico | Principal compromisso |
| PieceMakers wafer-on-wafer | DRAM ligada diretamente à pastilha lógica por ligação híbrida | Mais de 2 TB/s por camada; latência inferior a 20 ns | Rendimento, integração com a fundição e projeto conjunto com o cliente |
| Inferência baseada em SRAM | SRAM no próprio processador | 512 MB e 150 TB/s no sistema Groq 3, na comparação citada | Capacidade limitada apesar da largura de banda elevada |
| GPU com HBM | HBM integrada ao encapsulamento da GPU em uma configuração 2,5D | 288 GB de HBM4 e 22 TB/s no exemplo associado à GPU Rubin | Encapsulamento, energia e distância física entre lógica e memória |
A comparação ajuda a explicar o alvo da PieceMakers, mas não transforma os três projetos em produtos equivalentes. A HBLL-RAM, a HiBaLL e o conceito wafer-on-wafer são níveis distintos da oferta da empresa, enquanto SRAM e HBM aparecem como arquiteturas de referência para diferentes sistemas de inferência.
O verdadeiro obstáculo é fabricar com bom rendimento
Empilhar mais camadas aumenta a quantidade de memória disponível, mas também multiplica os pontos que precisam funcionar. A fabricação precisa testar e reparar as camadas antes da ligação, depois da ligação e novamente após a integração com a lógica.
O exemplo usado para ilustrar esse risco parte de um rendimento de 80% por camada. Aplicando esse rendimento de forma independente, quatro camadas resultariam em aproximadamente 41% de rendimento agregado, enquanto oito camadas chegariam a cerca de 17%. Não é uma previsão de produção: é uma demonstração de como pequenas perdas por camada podem reduzir rapidamente a quantidade de componentes aproveitáveis.
A PieceMakers não realiza, no modelo descrito, os processos de TSV ou de ligação híbrida internamente. Essas etapas ficam a cargo da fundição responsável pela pastilha lógica do cliente. Isso torna a coordenação do projeto e a qualificação da fabricação partes centrais do negócio, além do desenho da própria DRAM.
Quando a proposta pode virar negócio
O primeiro programa de cliente em volume é esperado para começar a contribuir financeiramente a partir de 2027, no mínimo. A projeção coloca a arquitetura wafer-on-wafer em uma fase comercial futura, dependente da integração com clientes e da capacidade de fabricar as camadas com rendimento suficiente.
A posição acionária também conecta a empresa ao ecossistema local de memória: a Nanya Technology detém 33,96% da PieceMakers. Em agosto de 2025, a Nanya e a Etron Technology anunciaram uma empresa de serviços de projeto de memória para IA com capital de NT$ 500 milhões e divisão acionária de 80% para 20%.
Para a IA de borda, a pergunta decisiva não é apenas quanta largura de banda uma arquitetura promete. É se ela consegue entregar essa combinação de capacidade, latência e consumo em um processo repetível — e com volume suficiente para sustentar os sistemas que pretende alimentar a partir de 2027.
