Pour utiliser CUDA dans un système RISC-V, le processeur RISC-V doit héberger le système d’exploitation, les pilotes et les applications ; un GPU NVIDIA exécute les kernels, c’est-à-dire les calculs CUDA parallèles. Les exigences rapportées visent donc un hôte de classe serveur, et non une carte RISC-V quelconque. SiFive a montré ce principe en fonctionnement sur son serveur BigSky SF-2U870.
Ce que signifie « CUDA sur RISC-V »
RISC-V désigne ici l’architecture du processeur hôte. Ce processeur coordonne le système et les logiciels ; le GPU NVIDIA reste l’accélérateur qui exécute les kernels CUDA. L’annonce faite par NVIDIA en juillet 2025 portait sur son intention d’adopter RISC-V comme architecture hôte. Elle ne décrivait pas le lancement d’un produit CUDA pour tous les systèmes RISC-V.
Les exigences rapportées pour l’hôte
Un compte rendu technique de la présentation de NVIDIA à Hot Chips 2026 rapporte notamment un profil ISA serveur, des spécifications de plateforme, des interfaces de démarrage et de gestion, des extensions vectorielles et des capacités PCIe. Leur rôle est de fournir un environnement cohérent au système d’exploitation et aux échanges entre le processeur et les accélérateurs.
| Exigence rapportée | Rôle dans la plateforme | Effet pratique |
| Profil RVA23, spécifications RISC-V pour les SoC et plateformes serveur | Définir une base commune pour le processeur et son intégration dans un serveur | Fournir au logiciel hôte un socle serveur standardisé |
| ACPI | Décrire le matériel et gérer l’alimentation, les performances et les paramètres thermiques | Permettre au système de découvrir les composants et de gérer la plateforme |
| Boot and Runtime Services (BRS) | Définir des services de démarrage et d’exécution pour la plateforme RISC-V | Structurer les services de firmware utilisés par le système |
| Extensions vectorielles avec prédication | Traiter plusieurs valeurs à la fois et appliquer des conditions aux opérations | Faciliter certains traitements sans multiplier les branchements |
| Cohérence des E/S PCIe | Maintenir des vues cohérentes de la mémoire entre processeur et GPU, notamment lors des accès directs à la mémoire (DMA) | Éviter que l’un des composants utilise une valeur périmée en cache |
| PCIe peer-to-peer, ou transfert pair-à-pair | Permettre à des périphériques de transférer des données directement entre eux | Éviter un détour par la mémoire de l’hôte et la synchronisation supplémentaire associée |
La cohérence PCIe concerne la visibilité des données en mémoire entre le CPU et le GPU. Sans elle, le logiciel doit gérer l’invalidation des caches pour éviter d’utiliser des valeurs périmées. Le transfert pair-à-pair répond à un autre besoin : faire circuler les données entre périphériques sans les faire transiter par la mémoire de l’hôte.
BigSky : un hôte RISC-V avec un GPU NVIDIA
SiFive a annoncé le 24 août 2026 que son BigSky SF-2U870 faisait fonctionner CUDA avec le système RISC-V comme hôte de charges de travail d’IA sur des GPU NVIDIA. La configuration annoncée comprend 32 cœurs SiFive P870-D à 2,0 GHz et 256 Go de mémoire DDR5-5600. Elle comporte aussi quatre liaisons PCIe Gen5 x16, soit 64 lignes au total, une liaison PCIe Gen3 x4, deux SSD U.2 NVMe de 7,68 To et une interface réseau OCP 3.0 de 10/25 Gb.
SiFive indique Ubuntu 26.04 LTS et Red Hat RHEL 10 comme systèmes pris en charge dès l’installation. Dans son annonce du 24 août 2026, l’entreprise disait que BigSky était disponible en quantités limitées et que la demande dépassait l’offre.
La démonstration publiée par SiFive le 25 septembre 2026 utilise LLaMA.cpp et Gemma 4 dans un flux d’inférence exécuté avec CUDA. Elle montre un usage précis : un hôte RISC-V pilote le logiciel tandis qu’un GPU NVIDIA effectue les calculs. Le scénario présenté relève de l’inférence, pas de l’entraînement d’un modèle ; il s’agit d’une démonstration d’intégration, pas d’un benchmark comparatif.
