Mentre ci avviciniamo ai limiti della miniaturizzazione del silicio, i principali produttori di processori devono trovare il modo di continuare a ottimizzare la tecnologia attuale, compensando con una superficie maggiore e, naturalmente, esplorando nuovi metodi che consentano l'accesso a nodi ancora più piccoli. Questo ultimo punto ci porta alle porte di IBM, che ha appena presentato il primo chip a 5 nanometri al mondo, creato con un nuovo tipo di transistor e l'applicazione della litografia avanzata.
Qualsiasi utente che desideri verificare la tecnologia utilizzata per fabbricare il processore del proprio computer deve solo scaricare uno strumento come CPU-Z o equivalente. Il rapporto tra il nodo e la generazione di un processore non è più così stretto, soprattutto da quando Intel ha utilizzato i 14 nanometri in Broadwell, Skylake e Kaby Lake, con tutto pronto per ripetere la formula su Coffee Lake. Il gigante di Santa Clara insiste che l'architettura Cannonlake a 10 nanometri debutterà entro la fine dell'anno, ma gli ultimi sviluppi hardware hanno dimostrato che la sua posizione non è così solida come sembrava all'inizio. La scorciatoia popolare in questi giorni è mettere un numero maggiore di core in ogni chip, tuttavia il desiderio di spingere il silicio ancora più in basso rimane fermo. E così arriviamo all'ultima novità di IBM, che ha praticamente dimezzato il numero di nanometri.
Il Gigante Azzurro ha unito le forze con Samsung e GlobalFoundries per creare il primo chip di silicio fabbricato a 5 nanometri. Come ci sono riusciti? Da un lato, utilizza la litografia a radiazione ultravioletta estrema, una tecnologia che IBM aveva già valutato quando ha prodotto il suo chip a 7 nanometri nel 2015, e dall'altro, troviamo un nuovo tipo di transistor. IBM ha lasciato da parte i FinFET a tripla porta per concentrarsi sul successivo salto evolutivo, cioè i transistor gate-all-around o GAAFET. In termini semplici, mentre il design FinFET a tripla porta copre l'aletta di silicio (o la regione del canale, se si preferisce) in tre punti, il GAAFET la avvolge completamente, quindi non possiamo più chiamarla aletta, ma siamo di fronte a nanocavi di silicio. La cosa più interessante è che IBM non ha usato i nanocavi in verticale: le immagini li mostrano a 90 gradi.
Ora, come trasformiamo questo impressionante progresso in numeri? IBM si è già occupata di questo parlando di un aumento delle prestazioni del 40% con lo stesso consumo (sarà interessante vedere i limiti nella dissipazione del calore), o ciò che può essere più interessante per alcuni mercati, le stesse prestazioni con una riduzione del consumo energetico del 75%. Un altro valore che merita di essere evidenziato è la densità. Se necessario, IBM potrebbe posizionare 30 miliardi di transistor in soli 50 millimetri quadrati.
