Alors que nous approchons des limites de la miniaturisation du silicium, les principaux fabricants de processeurs doivent trouver le moyen de continuer à optimiser la technologie actuelle, de compenser avec une plus grande surface, et bien sûr, d'explorer nouvelles méthodes qui permettent l'accès à des nœuds encore plus petits. Ce dernier point nous amène aux portes d'IBM, qui vient de présenter la première puce de 5 nanomètres au monde, créée avec un nouveau type de transistor et l'application de la lithographie avancée.
Tout utilisateur souhaitant vérifier la technologie utilisée pour fabriquer le processeur de son ordinateur n'a qu'à télécharger un outil comme CPU-Z ou équivalent. La relation entre le nœud et la génération d'un processeur n'est plus aussi étroite, surtout depuis qu'Intel a utilisé les 14 nanomètres pour Broadwell, Skylake et Kaby Lake, tout étant prêt pour répéter la formule sur Coffee Lake. Le géant de Santa Clara insiste sur le fait que l'architecture Cannonlake de 10 nanomètres fera ses débuts avant la fin de l'année, mais les derniers développements matériels ont montré que sa position n'est pas aussi solide qu'elle paraissait au départ. Le raccourci populaire de nos jours est de placer un plus grand nombre de cœurs dans chaque puce, mais le désir de pousser le silicium encore plus bas reste ferme. Et c'est ainsi que nous arrivons à la dernière nouveauté d'IBM, qui a essentiellement réduit de moitié le nombre de nanomètres.
Une nouvelle architecture de transistors
Le Géant Bleu s'est associé à Samsung et GlobalFoundries pour créer la première puce de silicium fabriquée en 5 nanomètres. Comment ont-ils fait ? D'une part, ils utilisent lithographie par rayonnement ultraviolet extrême, une technologie qu'IBM avait déjà évaluée lors de la fabrication de sa puce de 7 nanomètres en 2015, et d'autre part, on trouve un nouveau type de transistor. IBM a mis de côté les FinFET à triple grille pour se concentrer sur le prochain saut évolutif, les transistors gate-all-around ou GAAFET. En termes simples, alors que le design FinFET à triple grille couvre l'ailette de silicium (ou la région du canal, si vous préférez) en trois points, le GAAFET l'enveloppe entièrement, donc on ne peut plus l'appeler une ailette, mais plutôt nanofils de silicium. Le plus intéressant est qu'IBM n'a pas utilisé les nanofils verticalement : les images les montrent à 90 degrés.
Des chiffres impressionnants
Maintenant, comment convertir cette avancée impressionnante en chiffres ? IBM s'en est déjà chargé en parlant d'une augmentation de performance de 40 pour cent avec la même consommation (il sera intéressant de voir les limites de dissipation de chaleur), ou ce qui peut être plus attrayant pour certains marchés, la même performance avec une réduction de la consommation d'énergie de 75 pour cent. Une autre valeur à souligner est la densité. Si nécessaire, IBM pourrait placer 30 milliards de transistors sur seulement 50 millimètres carrés.
