De grenzen van miniaturisatie
Naarmate we de grenzen van miniaturisatie in silicium naderen, moeten de belangrijkste processorfabrikanten manieren vinden om de huidige technologie te blijven optimaliseren, te compenseren met een groter oppervlak, en natuurlijk nieuwe methoden verkennen die toegang tot nog kleinere nodes mogelijk maken. Dit laatste punt brengt ons bij IBM, dat zojuist de eerste 5-nanometerchip ter wereld heeft gepresenteerd, gemaakt met een nieuw type transistor en de toepassing van geavanceerde lithografie.
Elke gebruiker die de technologie gebruikt voor het vervaardigen van de processor in zijn computer wil verifiëren, hoeft alleen maar een tool zoals CPU-Z of equivalent te downloaden. De relatie tussen de node en de generatie van een processor is niet langer zo nauw, vooral sinds Intel 14 nanometer gebruikte in Broadwell, Skylake en Kaby Lake, met alles klaar om de formule te herhalen op Coffee Lake. De gigant uit Santa Clara houdt vol dat de Cannonlake-architectuur van 10 nanometer voor het einde van het jaar zal debuteren, maar de laatste hardware-ontwikkelingen hebben aangetoond dat zijn positie niet zo robuust is als in het begin leek. De populaire shortcut is tegenwoordig om meer kernen in elke chip te plaatsen, maar de wens om het silicium verder naar beneden te duwen blijft sterk. En zo komen we bij het laatste nieuws van IBM, dat eigenlijk het aantal nanometers halveerde.
De Blauwe Reus heeft de krachten gebundeld met Samsung en GlobalFoundries om de eerste siliciumchip te maken die op 5 nanometer is vervaardigd. Hoe hebben ze dit gedaan? Aan de ene kant maakt het gebruik van extreem ultraviolette stralingslithografie, iets dat IBM al had geëvalueerd toen het zijn 7-nanometerchip uit 2015 maakte, en aan de andere kant vinden we een nieuw type transistor. IBM liet de FinFET's met drie poorten achter zich om zich te richten op de volgende evolutionaire sprong, namelijk de gate-all-around-transistoren of GAAFET's. In eenvoudige bewoordingen: terwijl het FinFET-ontwerp met drie poorten de siliciumvin (of het kanaalgebied, als je dat liever zo noemt) op drie punten bedekt, wikkelt de GAAFET hem volledig in, zodat we hem niet langer een vin kunnen noemen, maar we hebben te maken met silicium-nanodraden. Het interessantste is dat IBM de nanodraden niet verticaal gebruikte: de afbeeldingen tonen ze onder een hoek van 90 graden.
Nu, hoe vertalen we deze indrukwekkende vooruitgang naar cijfers? IBM heeft dat al gedaan door te spreken over een prestatieverbetering van 40 procent onder hetzelfde verbruik (het zal interessant zijn om de limieten van de warmteafvoer te zien), of wat aantrekkelijker kan zijn voor bepaalde markten: dezelfde prestaties met een energiebesparing van 75 procent. Een andere waarde die het vermelden waard is, is de dichtheid. Indien nodig zou IBM 30 miljard transistoren kunnen plaatsen op slechts 50 vierkante millimeter.
