XuanTie C950: i risultati riportati e il percorso di sviluppo

Il 19 ottobre 2026, al RISC-V China Summit di Shenzhen, Meng Jianyi di Alibaba DAMO Academy ha presentato risultati di scalabilità e inferenza attribuiti a XuanTie C950. Il processore è descritto da XuanTie come IP RISC-V a 64 bit; accanto ai dati del summit, il produttore documenta uno stack software e un esempio di avvio Linux in QEMU, mentre Canonical ha descritto una dimostrazione su FPGA.

Che cosa offre l’IP XuanTie C950

XuanTie descrive C950 come un’IP basata sul profilo RVA23, con architettura superscalare e fuori ordine. «Superscalare» significa che il processore può gestire più istruzioni per ciclo; l’esecuzione fuori ordine permette di elaborare le istruzioni appena sono disponibili i dati necessari. Il progetto supporta inoltre l’estensione matriciale AME e un’interfaccia per il motore tensoriale TPE.

AME e TPE riguardano l’elaborazione di matrici e tensori, operazioni usate anche nei carichi di intelligenza artificiale. Per capire come si affiancano nuclei RISC-V e acceleratori, leggi l’approfondimento di NeoTeo su RISC-V e acceleratori per l’IA.

Lauterbach, che sviluppa gli strumenti TRACE32, ha riferito frequenze fino a 3,2 GHz e cluster con un massimo di otto core. Ha inoltre riportato oltre 70 punti SPECint2006 in single-core alla frequenza massima e più di 22 punti per GHz. Il valore per GHz normalizza il risultato rispetto alla frequenza: da solo non equivale a un confronto delle prestazioni complessive fra sistemi.

I risultati presentati per XT-LINK e i carichi agentici

Nel resoconto della presentazione, Meng Jianyi ha riferito che XT-LINK raggiungeva una linearità del 78% con 128 core e una prestazione complessiva pari a 99,8 volte il riferimento single-core. La linearità descrive quanto lo scaling si avvicina a un incremento proporzionale al numero di core.

Per quattro carichi di lavoro agentici, la presentazione ha riportato una prestazione media di circa 1,11 volte quella delle architetture mainstream confrontate e un miglioramento superiore al 10% nella prestazione AI aggregata. I risultati di inferenza indicati erano 43 token al secondo per Qwen3.8-Flash-Next e 38 token al secondo per DeepSeek V4-Flash. Sono numeri riferiti a quei test e a quei modelli.

Linux, QEMU e FPGA: il percorso di sviluppo

L’SDK Linux di XuanTie elenca le versioni riportate nella tabella. La guida QEMU mostra inoltre l’avvio di Linux 6.6 su un modello C950 a otto core, denominato xt-c9501fdvt.

La tabella riassume le versioni elencate nell’SDK della famiglia XuanTie; l’esempio QEMU riguarda invece specificamente un modello C950. QEMU è un emulatore: consente di avviare e provare software in un ambiente virtuale. La documentazione SDK indica anche il supporto a piattaforme FPGA, cioè prototipi hardware programmabili.

Canonical ha descritto una dimostrazione di virtualizzazione server con Ubuntu e IOMMU eseguita su C950 tramite FPGA. È un esempio di software e prototipazione su quella piattaforma.

TRACE32 aggiunge strumenti di debug e tracciamento

Il 15 settembre 2026 Lauterbach ha annunciato il supporto di TRACE32 a C950. Gli strumenti consentono il debug simultaneo di più core e l’acquisizione non intrusiva delle tracce del processore, anche tramite tracciamento ad alta velocità fuori dal chip. Sono funzioni utili per analizzare il comportamento di un sistema durante sviluppo e verifica.

Le proposte automotive riguardano E908A e C950A

Nel resoconto del summit pubblicato il 25 ottobre 2026, le affermazioni automotive su E908A e la roadmap di C950A sono state presentate separatamente da C950. A E908A è stata attribuita la conformità ai livelli ASIL-B e ASIL-D e un valore SPFM superiore al 90%.

Per C950A, la roadmap riportata indicava un obiettivo di prestazioni pari a cinque volte quelle degli attuali prodotti automotive RISC-V e un’introduzione prevista per la fine del 2027. Si tratta di un obiettivo pianificato per un progetto distinto, non di un risultato già raggiunto da C950.