Lors d’ISOCC 2026, SK hynix a présenté une architecture de contrôleur SSD qui confie les opérations d’entrées-sorties (E/S) répétitives à des processeurs spécialisés, tandis qu’un processeur généraliste conserve la gestion complexe. Selon The Elec, qui rapporte la présentation de Koo In-je, le dispositif décrit compte environ 100 H-TPU.
Des tâches réparties entre H-TPU et processeur généraliste
The Elec développe H-TPU en « Hynix Transaction Processing Unit ». Ces unités programmables sont destinées au traitement répétitif des commandes de lecture et d’écriture, à la gestion des métadonnées et au contrôle des tampons. Le processeur généraliste reste chargé des politiques de stockage, de la récupération après erreur et de la gestion des exceptions.
Les unités nécessaires à une requête d’E/S sont activées, tandis que les autres peuvent rester inactives. L’architecture répartit ainsi les opérations courantes sans confier aux H-TPU les tâches complexes du processeur principal.
Un pipeline séquentiel et des outils dédiés
Chaque H-TPU suit un pipeline à quatre étages et exécute les instructions séquentiellement. SK hynix a également développé un compilateur dédié et d’autres outils pour aider les ingénieurs à écrire du code pour ces processeurs.
Des chiffres comparés cœur par cœur
Selon les chiffres de SK hynix rapportés par The Elec, la consommation d’un H-TPU représente 2,5 % de celle d’un cœur de processeur généraliste, et sa surface 4 % de celle de ce même type de cœur. Ces ratios portent sur les unités de traitement individuelles.
Storage Next et les usages prévus
Pour Storage Next, The Elec décrit une granularité d’accès de 512 octets ou moins, contre des unités conventionnelles de 4 KB. Il s’agit de la taille d’accès visée par cette architecture.
SK hynix prévoit d’appliquer les H-TPU à des contrôleurs SSD d’entreprise de nouvelle génération et à plusieurs familles de produits NAND, puis à Storage Next et à High-Bandwidth Flash (HBF).
