DeepSeek e HBM: perché Samsung Electronics e SK Hynix sono scese

L’11 settembre 2026 le azioni di Samsung Electronics sono scese del 3,5% e quelle di SK Hynix del 2,2% dopo la notizia secondo cui DeepSeek avrebbe bisogno di meno memoria HBM. La reazione mostra la preoccupazione degli investitori per la domanda di chip nel breve periodo, ma non dimostra che la domanda globale di HBM sia destinata a diminuire in modo permanente.

Il contraccolpo sulle azioni della memoria

HBM significa high-bandwidth memory: è una DRAM impilata e collocata vicino all’acceleratore per trasferire grandi quantità di dati con elevata velocità. È una componente importante dei sistemi destinati all’addestramento e all’inferenza dell’intelligenza artificiale.

Per questo una notizia su modelli capaci di lavorare con meno memoria può influenzare rapidamente le aspettative sul settore. Il movimento dell’11 settembre riguarda però il mercato sudcoreano e una reazione immediata: non è una misura della domanda mondiale futura né una previsione sui ricavi dei produttori.

HBM, KV cache ed Engram: tre cose diverse

La KV cache è l’area di memoria che conserva gli stati key/value dell’attenzione durante l’inferenza. Cresce con la lunghezza del contesto e può diventare una parte rilevante della pressione sulla memoria dell’acceleratore. Ridurla può rendere più gestibili determinati carichi di lavoro, ma non significa ridurre nella stessa proporzione tutta la memoria HBM installata.

DeepSeek usa almeno due strade tecniche differenti. Multi-Head Latent Attention (MLA) comprime le informazioni key/value in rappresentazioni latenti che vengono memorizzate durante l’inferenza. Engram, invece, descrive una memoria condizionale collegata a una gerarchia offloaded: parte delle informazioni statiche o recuperabili può essere gestita fuori dalla memoria dell’acceleratore, mentre il calcolo resta collegato al modello.

Una formulazione attribuita a DeepSeek V4 indica il 10% della KV cache di DeepSeek V3.2 e il 27% dei suoi FLOP di inferenza per singolo token a un contesto di un milione di token. Sono numeri riferiti a metriche specifiche, non a una riduzione complessiva della capacità HBM.

Un’analisi tecnica mostra inoltre per DeepSeek V4-Pro una KV cache accumulata 13,7 volte più bassa rispetto a DeepSeek V3.2 a una sequenza di 1.024K token. Anche questo dato riguarda la KV cache e quella precisa condizione: non può essere trasformato direttamente in una percentuale di HBM risparmiata.

Perché meno pressione sulla memoria non significa meno HBM

Il motivo è semplice: l’acceleratore non deve conservare soltanto la KV cache. Restano da gestire i pesi del modello, le attivazioni, le operazioni di attenzione, i trasferimenti tra dispositivi e il volume di richieste da servire nello stesso momento.

È la differenza tra alleggerire uno zaino e ridurre il peso di tutto l’equipaggiamento. Una cache più piccola aiuta, ma il carico completo dipende dal modello, dalla lunghezza del contesto, dal numero di utenti e dalla velocità richiesta dal servizio.

Anche l’ottimizzazione del software non cancella i vincoli dell’hardware. Un confronto tecnico tra NVIDIA H100 e NVIDIA H800 indica 900 GB/s di larghezza di banda dell’interconnessione per H100 contro 400 GB/s per H800; la capacità di memoria resta comunque una risorsa distinta dalla velocità di collegamento. Tecniche come la precisione mista FP8, la programmazione a basso livello e la compressione possono sfruttare meglio l’hardware, senza rendere superflua la memoria ad alta banda.

La domanda di chip resta una questione aperta

La lettura più prudente è quindi doppia. Nel breve periodo, un modello che richiede meno memoria d’inferenza può alimentare timori su una domanda più debole per i produttori di HBM. Nel lungo periodo, però, l’inferenza più economica potrebbe rendere i servizi di IA accessibili a più utenti e aumentare il numero complessivo di richieste.

Questa è l’idea del paradosso di Jevons applicata all’IA: un miglioramento dell’efficienza per singola richiesta può essere compensato da un’espansione dell’uso totale. È una possibilità, non un risultato di mercato già misurato.

Il confronto con la DDR5 aiuta a evitare un’altra semplificazione. La DDR5 è memoria di sistema general purpose; l’HBM è progettata per offrire una larghezza di banda molto più elevata vicino all’acceleratore. Le due tecnologie possono lavorare nello stesso ecosistema, ma non sono intercambiabili in ogni carico di lavoro.

Che cosa cambia davvero per chi segue l’IA

Per gli appassionati di hardware, la notizia segnala una direzione concreta: l’efficienza dei modelli non dipende soltanto da nuovi chip, ma anche da come l’architettura conserva, comprime e sposta i dati.

Per il mercato, invece, il messaggio è meno spettacolare e più utile: una riduzione della KV cache può diminuire la pressione sulla memoria in alcune condizioni, ma non basta per stimare le spedizioni future di HBM o la salute complessiva di Samsung Electronics e SK Hynix.

Il punto da tenere d’occhio è dunque la scala. Se l’ottimizzazione riduce la memoria necessaria per ogni richiesta ma fa crescere molto il numero di richieste, la domanda totale di infrastruttura potrebbe seguire una traiettoria diversa da quella suggerita dal singolo benchmark. Per ora, la notizia documenta una reazione del mercato e un avanzamento nell’efficienza dell’inferenza; non una scomparsa dell’HBM.