Multipatterning DUV polega na tworzeniu złożonych wzorów w kolejnych ekspozycjach prostszych masek litograficznych. Dzięki temu chińscy producenci mogą wytwarzać zaawansowane układy bez litografii EUV, ale dodatkowe etapy komplikują kontrolę procesu i mogą zwiększać koszt uzyskania sprawnych chipów.
Jak kolejne ekspozycje tworzą warstwę układu
Litografia DUV, czyli litografia w głębokim ultrafiolecie, odwzorowuje wzory na waflu krzemowym. Gdy jedna ekspozycja nie wystarcza do utworzenia złożonej warstwy, producent dzieli ją na prostsze wzory, nanosi je kolejno i dopasowuje każdy do wcześniej wytrawionych elementów. To właśnie multipatterning.
Każde dodatkowe dopasowanie, nazywane nakładaniem wzorów, stwarza kolejną okazję do błędu. Wzrasta też wpływ zmienności procesu. Aby ułatwić produkcję, projektanci mogą zostawiać większe odstępy między elementami układu.
Dlaczego liczba ekspozycji wpływa na koszty
Więcej masek oznacza więcej etapów do kontrolowania. Chris Mack, współzałożyciel i dyrektor techniczny Fractilia, opisał w rozmowie opublikowanej przez Tom’s Hardware 23 października 2026 r. branżową regułę porównawczą: trzy ekspozycje na immersyjnym urządzeniu DUV o długości fali 193 nm miały kosztować mniej więcej tyle co jedna ekspozycja EUV. Według Macka przy czterech maskach EUV stawało się bardziej opłacalne.
| Układ ekspozycji | Opisane porównanie kosztów | Wniosek z porównania |
| Trzy ekspozycje DUV 193 nm i jedna ekspozycja EUV | Według Macka ich koszty były zbliżone | Porównanie dotyczy przytoczonej reguły branżowej |
| Cztery maski DUV zastępowane jedną maską EUV | Mack oceniał, że przy takim progu EUV było bardziej opłacalne | Większa liczba masek może zmienić rachunek na korzyść EUV |
To porównanie opisuje relację między ekspozycjami, a nie cenę konkretnego układu ani uniwersalny cennik fabryczny.
Większe odstępy projektowe mogą powiększyć matrycę krzemową, czyli pojedynczy układ wycinany z wafla. Na jednym waflu zmieści się wtedy mniej matryc, a uzysk produkcyjny, czyli odsetek sprawnych układów, wpływa na to, ile chipów można sprzedać. Dlatego sama liczba wyprodukowanych wafli nie mówi, ile gotowych układów trafi na rynek.
Przykłady pamięci nie przesądzają o ekonomice logiki
Micron 1-alpha to przykład pamięci DRAM wytwarzanej bez EUV z użyciem litografii 193 nm. Nowszy proces Micron 1-gamma wykorzystuje EUV; Micron podał, że zapewnia on ponad 30% większą gęstość bitów na waflu niż 1-beta. Powtarzalne struktury pamięci łatwiej dostosować do procesu produkcyjnego niż złożone układy logiczne, więc przykład DRAM nie rozstrzyga, jak opłacalny byłby ten sam sposób wytwarzania procesorów logicznych.
Podobnie nazwa węzła nie wystarcza do oceny, czy dwa procesy są równoważne. Analiza Kirina 9030 opisana przez Tom’s Hardware zbliżała proces SMIC do gęstości kojarzonej z 5 nm, ale wskazywała, że pozostaje on mniej zaawansowany pod względem skalowania niż wiodące procesy 5 nm firm Samsung i TSMC.
Chris Mack ocenił też, że trudno mu uwierzyć w ekonomiczną opłacalność produkcji układów określanych jako 3 nm lub 2 nm bez EUV. To jego ocena granic opłacalności, a nie ogólna zasada wykluczająca takie procesy.
