Infineon kündigte AURIX RC1 am 4. November 2026 als erste eigene MCU-Plattform mit RISC-V an. Ein separater Bericht über ein Interview mit Thomas Boehm schreibt MIPS die Prozessor-IP für die Plattform zu. Infineon peilt erste Muster für das erste Halbjahr 2027 an. Infineons Ankündigung und unsere frühere Meldung zur Vorstellung von AURIX RC1 liefern den Plattformkontext.
Bei Chipmeldungen lohnt sich der Blick auf zwei Ebenen: Welche Befehlssatzarchitektur nutzt die Plattform, und wer liefert den Prozessorentwurf?
Was Infineon zu AURIX RC1 angekündigt hat
Infineon beschrieb AURIX RC1 als RISC-V-Plattform für Mikrocontroller in Fahrzeugen. Für Muster nannte das Unternehmen die erste Hälfte 2027 als Zielzeitraum.
Woher die MIPS-Angabe stammt
Ein Bericht über ein Gespräch mit Thomas Boehm schreibt dem Infineon-Manager die Aussage zu, dass AURIX RC1 Prozessor-IP von MIPS nutzt. Infineons Ankündigung nennt RISC-V, aber keinen Anbieter der Prozessor-IP.
Die Seite des Interviews mit Thomas Boehm bei EE Times Japan trägt das Datum 4. November 2026. Das ist das Veröffentlichungsdatum der Seite. Die Interviewseite nennt Boehm als Gesprächspartner.
RISC-V und Prozessor-IP bezeichnen verschiedene Ebenen
RISC-V ist eine Befehlssatzarchitektur: Sie legt fest, welche Maschinenbefehle ein Prozessor versteht. Prozessor-IP bezeichnet den Entwurf eines Prozessors oder Prozessorkerns. In der berichteten Zuordnung ist MIPS der Anbieter dieser IP, während RISC-V die Architektur der Plattform bezeichnet.
