Infineon kondigde AURIX RC1 op 4 november 2026 aan als zijn eerste microcontrollerplatform voor auto’s op basis van RISC-V. In een afzonderlijk verslag van een interview met Thomas Boehm wordt MIPS genoemd als leverancier van de processor-IP. Infineons aankondiging beschrijft de RISC-V-platformkeuze; de koppeling met MIPS komt uit die interviewrapportage.
RISC-V vormt de basis voor AURIX RC1
Infineon positioneert AURIX RC1 als een gemeenschappelijke basis voor realtimebesturing in verschillende voertuigsystemen. Afhankelijk van de uitvoering kan de productfamilie maximaal 12 32-bits processorkernen en maximaal 40 MB ingebed geheugen omvatten. Infineon plant daarnaast een hoger segment met extra 64-bits-microprocessormogelijkheden. Het bedrijf mikt op samples in de eerste helft van 2027.
De eerdere Nederlandstalige uitleg over Infineons aankondiging van AURIX RC1 geeft de achtergrond bij het platform.
RISC-V benoemt de instructiesetarchitectuur; MIPS is de partij die in het interviewverslag aan de processor-IP wordt gekoppeld.
MIPS wordt genoemd in een verslag van een interview
RISC-V is de instructiesetarchitectuur: de afspraken die bepalen welke instructies een processor uitvoert. Processor-IP is het ontwerp van een processorkern dat op zo’n architectuur is gebaseerd. De twee termen beschrijven dus verschillende onderdelen. In het verslag van het gesprek met Thomas Boehm wordt MIPS aan de processor-IP van AURIX RC1 gekoppeld; dat is een gerapporteerde toeschrijving.
De interviewpagina draagt de datum 4 november 2026
De interviewpagina is gedateerd op 4 november 2026 en noemt Thomas Boehm als gesprekspartner. Die datum is de datering van de pagina, niet van het gesprek. De interviewpagina vermeldt de publicatiedatum.
