Infineon kündigte AURIX RC1 am 4. November 2026 als erste eigene Mikrocontroller-Plattform (MCU) mit RISC-V an. Die Familie soll Rechen- und Steueraufgaben in softwaredefinierten Fahrzeugen abdecken. Für erste Muster peilt das Unternehmen die erste Hälfte 2027 an. Infineons Ankündigung

Eine RISC-V-Basis für mehrere Fahrzeugbereiche

RISC-V ist eine offene Befehlssatzarchitektur, also die Grundlage dafür, welche Maschinenbefehle ein Prozessor versteht. AURIX RC1 soll diese Architektur in eine MCU-Plattform für unterschiedliche Fahrzeugaufgaben bringen: von Zonen-, Karosserie- und Fahrwerkssteuerung über Batterie und Antrieb bis zum Sicherheitsmanagement für Fahrerassistenzsysteme und zum Cockpit. Infineon nennt außerdem softwaredefinierte Systeme und Physical AI als Einsatzfelder.

Die geplante gemeinsame Plattform soll die Entwicklung über mehrere Fahrzeugbereiche hinweg unterstützen. Infineon ordnet AURIX RC1 zudem in ein nächstes Portfolio ein, das Fähigkeiten der bestehenden MCU-Familie TRAVEO T2G für Karosserie, Konnektivität und Displays einbeziehen soll. Für Entwickler bedeutet das vor allem einen breiten Anwendungsrahmen, nicht eine bereits festgelegte Konfiguration für jedes Steuergerät.

Infineon nennt für die Familie je nach Anwendung bis zu 12 32-Bit-Rechenkerne und bis zu 40 MB eingebetteten Speicher.

Welche Fähigkeiten Infineon für die Familie nennt

Die Zahlen sind Obergrenzen für die Familie. Infineon legt damit keine einheitliche Bestückung jedes Bausteins fest. Für Edge-AI-Anwendungen nennt das Unternehmen außerdem eine parallele Verarbeitungseinheit. RISC-V bezeichnet dabei die Prozessorarchitektur; die AI-Rechenfunktion ordnet Infineon einer separaten Einheit zu.

Für eine höher positionierte Produktlinie plant Infineon zusätzliche 64-Bit-Mikroprozessorfunktionen. Bei der Vernetzung nennt das Unternehmen CAN-XL, 10BASE-T1S und Multi-Gigabit-Ethernet. Ethernet-Switching mit BRIGHTLANE und hardwarebeschleunigtes Routing sind für ausgewählte Bausteine vorgesehen.

Infineon beschreibt die Plattform als ausgelegt für Anwendungen bis ASIL D, der höchsten Stufe der Automotive Safety Integrity Levels. Das ist eine Designaussage des Herstellers. Für die Cybersicherheit nennt Infineon Mechanismen mit Bezug auf ISO/SAE 21434 und den Cyber Resilience Act sowie physische Schutzmaßnahmen, Krypto-Agilität und die Vorbereitung auf künftige Post-Quanten-Anforderungen.

Was der virtuelle Prototyp Entwicklern ermöglicht

Mit DRIVECORE will Infineon die Softwareentwicklung und den Wechsel von bestehenden AURIX- und TRAVEO-T2G-Plattformen unterstützen. Ein virtueller Prototyp kann Softwarearbeit ermöglichen, bevor physische Muster verfügbar sind. Er bildet dafür Teile des späteren Systems in einer Entwicklungsumgebung nach.

Automotive World berichtete am 4. März 2026, dass das DRIVECORE-RISC-V-Virtual-Prototype-Paket Infineon-AURIX-RISC-V-iLLDs, das Synopsys Virtualizer Development Kit, einen Automotive-C/C++-Compiler von HighTec und TRACE32-Debug- und Trace-Werkzeuge von Lauterbach bündelt. Der Bericht beschreibt eine cloudbasierte Umgebung für Softwareentwicklung vor der Fertigung des Chips und zur Prüfung der Werkzeugketten. Für die drei dort behandelten DRIVECORE-Pakete nennt er jeweils eine kostenlose dreimonatige Evaluierungslizenz.

RISC-V International beschrieb 2025 einen VDK-basierten virtuellen Prototyp mit Treibern und einem Vorlagenprojekt als Entwicklungsumgebung. Das Modell umfasst dem Bericht zufolge einen RISC-V-Mehrkernverbund, einen Interrupt-Controller, Kommunikation zwischen Prozessoren und Automotive-Peripherie. Für die Trace-Analyse und Fehlersuche kam PLS UDE 2025 zum Einsatz. Diese Angaben beschreiben die virtuelle Entwicklungsumgebung und ihre Werkzeuge.

Der angekündigte Zeitplan

Infineon plante, das Konzept der AURIX-RC1-Familie vom 10. bis 13. November 2026 auf der Electronica in München vorzustellen. Für Muster nannte das Unternehmen die erste Hälfte 2027 als Zielzeitraum.