Infineon a annoncé AURIX RC1, sa première plateforme de microcontrôleurs automobiles fondée sur RISC-V. Un compte rendu d’un entretien avec Thomas Boehm attribue à MIPS l’IP de processeur de la plateforme. Infineon vise l’envoi d’échantillons au premier semestre 2027. Le communiqué d’Infineon présente l’annonce du 4 novembre 2026 ; pour le contexte, retrouvez aussi notre article sur AURIX RC1.
RISC-V désigne l’architecture annoncée par Infineon ; MIPS est le fournisseur d’IP de processeur cité dans le compte rendu de l’entretien.
Ce qu’Infineon a annoncé pour AURIX RC1
Infineon présente AURIX RC1 comme une base commune destinée à plusieurs fonctions automobiles, dont le contrôle de la carrosserie et du châssis, la gestion de la batterie, les groupes motopropulseurs, les aides à la conduite et le cockpit. L’entreprise cible des échantillons au premier semestre 2027.
MIPS est associé à la propriété intellectuelle du processeur
Le compte rendu d’un entretien avec Thomas Boehm, responsable des microcontrôleurs automobiles chez Infineon, attribue à MIPS l’IP de processeur utilisée par AURIX RC1. Le communiqué de lancement d’Infineon annonce l’architecture RISC-V, sans nommer de fournisseur d’IP.
La page de l’entretien, publiée le 4 novembre 2026, présente Thomas Boehm comme interlocuteur. Cette date est celle de la publication de la page. La page de l’entretien
RISC-V et l’IP de processeur désignent deux niveaux différents
RISC-V est un jeu d’instructions, c’est-à-dire l’ensemble de règles qui définit les opérations qu’un processeur peut exécuter. L’IP de processeur est la conception réutilisable du processeur lui-même. Ainsi, l’annonce de RISC-V par Infineon et l’attribution de l’IP à MIPS dans le compte rendu portent sur deux rôles distincts.
