Am 21. Oktober 2026 sagte Micron-Technologiechef Scott DeBoer bei einem Webinar, das Unternehmen werde 4F²-DRAM nicht kommerziell verfolgen. Micron begründet die Entscheidung mit Kosten, zusätzlicher Komplexität und Problemen bei der weiteren Skalierung. Der kleinere nominelle Zellflächenwert allein sagt wenig darüber aus, wie dicht sich ein DRAM-Speicher praktisch bauen lässt.
Warum Micron 4F² nicht kommerziell verfolgen will
DeBoer zufolge ist für die Speicherdichte vor allem der Abstand zwischen den Kondensatoren entscheidend, nicht allein die nominelle Fläche einer Speicherzelle. Micron hält 4F² an älteren Technologieknoten zwar für herstellbar, sieht den Ansatz dort aber als kosten- und arbeitsintensiver an. Bei fortschrittlichen Knoten komme hinzu, dass die Architektur schwer weiter zu skalieren sei.
Micron setzt laut der berichteten Unternehmens-Roadmap stattdessen auf die Weiterentwicklung von 6F² und parallel auf 3D DRAM. Dieser Weg ist zwischen den Knoten 1-zeta und 1-eta eingeordnet; wann Micron ihn umsetzt, soll von der Wirtschaftlichkeit abhängen.
Was der Flächenvergleich von 4F² und 6F² aussagt
Bei gleichen Strukturmaßen ist die nominelle Fläche einer 4F²-Zelle rechnerisch ein Drittel kleiner als die einer 6F²-Zelle. Eine von Tom’s Hardware erläuterte idealisierte Rechnung kommt deshalb auf theoretisch 50 Prozent mehr Zellen auf derselben Fläche. Das ist ein geometrischer Vergleich, keine Messung der Speicherdichte eines fertigen Chips.
In einem DRAM-Array brauchen die Kondensatoren ebenfalls Platz. Ihr Abstand und ihre Größe begrenzen, wie viel des rechnerischen Flächenvorteils sich tatsächlich nutzen lässt. Eine kleinere nominelle Zelle garantiert daher keine entsprechend höhere praktische Speicherdichte.
Was Microns Entscheidung für das DRAM-Angebot bedeutet
Die Entscheidung betrifft Microns Technologiepfad. Sie meldet weder zusätzliche Fertigung noch höhere Liefermengen und lässt für sich genommen keinen kurzfristigen Rückgang der DRAM-Preise ableiten. Auch die Debatte um Speicher für KI-Beschleuniger reicht über diese Zellarchitektur hinaus; NeoTeo hat den HBM-Engpass bei chinesischen KI-Beschleunigern separat eingeordnet.
