Am 20. September 2026 meldete ChangXin Memory Technologies (CXMT), dass seine fünfte DRAM-Plattform G5 in die Massenproduktion gegangen ist. Das chinesische Unternehmen präsentierte dazu zwei LPDDR5X-Produkte mit jeweils 24 Gigabit. CXMT verbindet die Plattform mit einer höheren Speicherdichte, mehr potenziellen Dies pro Wafer und einem Fertigungsprozess, der näher an die fortschrittlichsten Speicherplattformen der Branche heranrücken soll.
CXMT bringt die G5-Plattform in die Massenproduktion
G5 ist CXMTs fünfte Generation der DRAM-Fertigung. Die Plattform ist auf LPDDR5X ausgelegt, also auf energieeffizienten Arbeitsspeicher für Smartphones und andere tragbare Geräte. Neben der Kapazität von jeweils 24 Gigabit nennt CXMT zwei Gehäuseformate für unterschiedliche Geräteentwürfe.
Die Ankündigung fällt in eine Phase, in der CXMT seine Position gegenüber etablierten DRAM-Herstellern wie Samsung Electronics, SK hynix und Micron Technology ausbauen will. CXMT-Vizepräsident Luo Xiaodong bezeichnete die Prozessfähigkeit des Unternehmens als vergleichbar mit den fortschrittlichsten Speicherstrukturen, die derzeit in großen Stückzahlen gefertigt werden.
Zwei 24-Gigabit-Produkte für LPDDR5X
Die beiden vorgestellten G5-Produkte gehören zur gleichen Speicherfamilie, sind aber für unterschiedliche Gehäusekonfigurationen vorgesehen. Jedes bietet eine Kapazität von 24 Gigabit. Diese Angabe bezieht sich auf die beiden G5-Produkte und nicht auf die gesamte LPDDR5X-Palette von CXMT.
Die frühere LPDDR5X-Produktreihe hatte andere Datenraten: CXMT erklärte, dass Varianten mit 8.533 Mbit/s und 9.600 Mbit/s im Mai 2025 in die Massenproduktion gegangen seien. Eine Version mit 10.667 Mbit/s befand sich laut der Unternehmensmitteilung vom Oktober 2025 in der Kundenbemusterung. Diese Angaben gehören zur früheren Produktankündigung und sind nicht mit den beiden 24-Gigabit-G5-Produkten gleichzusetzen.
11,95 Nanometer und Quadruple Patterning
Für relevante Strukturen der Speicherzellen nennt CXMT einen Schwellenwert von 11,95 Nanometern. Das ist eine konkrete Angabe zu den betreffenden Speicherzellstrukturen, nicht automatisch eine allgemeine Bezeichnung für den gesamten Fertigungsknoten.
Beim Strukturieren der Speicherzellen setzt G5 laut CXMT auf Quadruple Patterning, in der Berichterstattung auch als Quadruple Exposure bezeichnet. Dabei wird ein Muster in mehreren Belichtungsschritten erzeugt. Die beiden Begriffe werden für den beschriebenen G5-Fertigungsansatz verwendet.
Was die Angabe von 50 Prozent mehr Dies pro Wafer bedeutet
CXMT gibt an, dass G5 mindestens 50 Prozent mehr potenzielle Dies pro Wafer hervorbringt als die vierte Generation. Als Vergleich diente ein Chip mit 8 Gigabit.
Gemeint ist zunächst die Bruttozahl der auf einem Wafer möglichen Dies. Erst nach dem Aussortieren defekter Einheiten ergibt sich die tatsächlich nutzbare Ausbeute. Die Angabe beschreibt daher die mögliche Chipdichte auf dem Wafer und nicht den Anteil der Chips, die die abschließende Prüfung bestehen.
Warum der Schritt für den DRAM-Markt wichtig ist
Mit G5 versucht CXMT, die Fertigung eigener DRAM-Produkte weiter auszubauen und Chinas Abhängigkeit von ausländischer Halbleitertechnik zu verringern. Die Plattform verbindet dafür mehrere konkrete Bausteine: 24-Gigabit-LPDDR5X-Produkte, zwei Gehäuseformate, einen gemeldeten Strukturabstand von 11,95 Nanometern und mindestens 50 Prozent mehr potenzielle Dies pro Wafer gegenüber G4.
Damit steht CXMT im Wettbewerb mit Samsung Electronics, SK hynix und Micron Technology. Für Smartphones und andere kompakte Geräte ist LPDDR5X besonders relevant, weil der Speicher hohe Datenraten mit einem auf mobile Systeme ausgerichteten Energieprofil verbindet.
