MIPS anunció el 2 de septiembre de 2026 tres plataformas de desarrollo basadas en RISC-V para IA física: Acies, centrada en la inferencia; Actus, en la respuesta a eventos y el control en tiempo real; y Aegis, en sistemas con requisitos de seguridad. Para Acies-1, MIPS publica 50 TOPS a 10 W, ocho núcleos y un ancho de banda superior a 50 GB/s. La empresa califica sus cifras de rendimiento y consumo como estimaciones o proyecciones internas.
La IA física aplica capacidad de cómputo a sistemas del mundo real, como vehículos, robots y equipos industriales. Las tres plataformas se dirigen a distintas cargas de trabajo de esos sistemas.
Tres plataformas con funciones distintas
| Plataforma | Enfoque | Función prevista |
| Acies | Inferencia de IA en el borde | Ejecutar modelos de IA cerca de donde se generan los datos, por ejemplo en sistemas de visión y robótica |
| Actus | Procesamiento de eventos en tiempo real | Atender tareas como el control del movimiento, la fusión de sensores y el mantenimiento predictivo |
| Aegis | Sistemas críticos con requisitos de seguridad | Servir de plataforma de desarrollo para aplicaciones de IA física de misión crítica |
Acies-1 se basa en Atlas S8200 y tiene formato M.2 PCIe. MIPS enumera compatibilidad con RVA23, RVV y VME, y cita modelos como Llama.cpp y Qwen, además de transformadores de visión y modelos de visión, lenguaje y acción. Su oferta de software incluye Atlas SDK, Graph Performance Simulator y una cadena de herramientas MLIR basada en IREE para modelos de ONNX, PyTorch y TensorFlow.
Los detalles técnicos de Actus-1 y Aegis-1 proceden de una entrevista de EET China con directivos de MIPS. Actus-1 se basa en Atlas M8500 y, según esa entrevista, combina multihilo en tiempo real, aceleración para control orientado al campo y un coprocesador vectorial ARC VPX de 512 bits. Aegis-1 está orientada a la seguridad y, según la misma entrevista, permite desarrollar para Android y Linux sobre RISC-V.
Qué cifras publica MIPS para Acies-1
La página de producto de MIPS lista 50 TOPS a 10 W, ocho núcleos y más de 50 GB/s de ancho de banda para Acies-1. TOPS expresa billones de operaciones por segundo. MIPS advierte que sus cifras de rendimiento y consumo son estimaciones basadas en proyecciones internas, pueden cambiar y dependen de la carga de trabajo y de la implementación.
En la entrevista de EET China, MIPS también atribuyó a Atlas S8200 una eficiencia superior a 4× TOPS/W frente a las ofertas actuales. Esa afirmación comparativa no especifica un producto de referencia ni condiciones de medición, por lo que no es un benchmark independiente.
Cómo encaja RISC-V en la estrategia de MIPS
RISC-V es una arquitectura de conjunto de instrucciones, o ISA: define las instrucciones que puede ejecutar un procesador, pero no es un procesador ni un chip concreto. MIPS es la empresa; la arquitectura MIPS propietaria que desarrolló en el pasado es otra cosa. EET China informó de que la compañía pasó a RISC-V en 2021.
Para entender cómo se relacionan los núcleos de procesador con los aceleradores de IA, puedes consultar esta explicación sobre núcleos RISC-V y aceleradores de IA. En la cartera de MIPS descrita en la entrevista, P8700 se orienta al procesamiento de aplicaciones de alto rendimiento; S8200, a modelos Transformer y agentes en el borde; M8500, al control en tiempo real; e I8500, a la planificación determinista de datos y las redes. Son funciones asignadas a núcleos de procesador, no nombres alternativos para Acies, Actus y Aegis.
La entrevista también describe Atlas Explorer como una plataforma virtual que permite probar software y evaluar cargas de trabajo antes de disponer de silicio físico. En esa entrevista, MIPS situó en 2027 la previsión de las primeras muestras de silicio para una plataforma de referencia S8200.
