MIPS a annoncé trois plateformes RISC-V pour l’IA physique

Le 2 septembre 2026, MIPS a annoncé Acies, Actus et Aegis, trois plateformes de développement fondées sur RISC-V, une architecture ouverte de jeu d’instructions qui définit les commandes exécutées par un processeur. Acies cible l’inférence en périphérie, Actus le traitement événementiel en temps réel et Aegis les systèmes critiques axés sur la sûreté.

Trois plateformes pour des charges de travail différentes

Acies-1 : les chiffres et les outils logiciels

Acies-1 repose sur Atlas S8200 et adopte un format M.2 PCIe. La page produit de MIPS indique 50 TOPS à 10 W, 8 cœurs et une bande passante supérieure à 50 GB/s. MIPS qualifie ses chiffres de performance et de puissance d’estimations ou de projections internes, susceptibles de changer et dépendantes notamment du modèle, des données, de la précision, de l’optimisation, de la mémoire et de l’implémentation du système.

La même page cite la prise en charge de RVA23, RVV et VME. Côté logiciels, MIPS mentionne l’Atlas SDK, le Graph Performance Simulator et une chaîne d’outils MLIR fondée sur IREE pour ONNX, PyTorch et TensorFlow. Llama.cpp, Qwen, les vision transformers et les modèles vision-langage-action figurent aussi parmi les charges visées.

Actus-1 : le contrôle en temps réel

MIPS destine Actus aux tâches comme le contrôle de mouvement, la fusion de capteurs et la maintenance prédictive. Dans son compte rendu de l’entretien avec les dirigeants de MIPS, EET China décrit Actus-1 comme reposant sur Atlas M8500, avec du multithreading en temps réel, une accélération de la commande orientée champ et un coprocesseur vectoriel ARC VPX de 512 bits.

Aegis-1 : les systèmes critiques

MIPS positionne Aegis pour les applications critiques d’IA physique. EET China rapporte qu’Aegis-1 permet le développement sous Android et Linux pour RISC-V et vise les exigences des normes ISO 26262 et ISO 21434.

RISC-V et la stratégie logicielle de MIPS

RISC-V désigne une architecture d’instructions, pas un processeur particulier. MIPS, l’entreprise, est distincte de l’ancienne architecture propriétaire qui portait le même nom. Selon l’entretien rapporté par EET China, MIPS s’est tournée vers RISC-V en 2021. Pour comprendre comment les cœurs RISC-V s’associent aux accélérateurs d’IA, consultez l’explication de NeoTeo sur les cœurs RISC-V et les accélérateurs d’IA.

EET China décrit aussi Atlas Explorer comme une plateforme virtuelle permettant aux développeurs d’exécuter des logiciels et d’évaluer des charges de travail avant la disponibilité du silicium. Cette étape complète l’offre logicielle annoncée pour Acies, en permettant d’explorer des choix de développement avant de travailler sur une puce physique.