Intel miał przetworzyć ponad milion wafli High-NA. Teraz walczy ze stitchingiem

Intel miał do września 2026 roku przetworzyć ponad 1 000 000 wafli o średnicy 300 mm za pomocą skanerów High-NA EUV. To raportowany łączny wynik obejmujący instalację i certyfikację urządzeń, badania i rozwój oraz aktywność produkcyjną. Nie oznacza więc miliona w pełni komercyjnych wafli przetworzonych wyłącznie w jednym trybie High-NA. Mimo tego skala jest istotna: Intel zdobywa doświadczenie z technologią wcześniej niż część konkurencji, a jednocześnie musi rozwiązać problem, który może ograniczać wydajność dużych układów — stitching, czyli łączenie dwóch ekspozycji.

Co naprawdę oznacza milion wafli Intela

High-NA EUV to litografia ekstremalnego ultrafioletu o większej aperturze numerycznej niż stosowana wcześniej generacja EUV. W przypadku platformy ASML TWINSCAN EXE wynosi ona 0,55, podczas gdy dla konwencjonalnego EUV przyjmuje się 0,33. Większa apertura ma pomóc w drukowaniu drobniejszych struktur, ale przynosi też konkretny kompromis optyczny.

Raportowany wynik Intela jest sumą różnych rodzajów aktywności: obejmuje uruchamianie i certyfikację skanerów, prace badawczo-rozwojowe oraz produkcję. To ważne rozróżnienie. Licznik wafli mówi dużo o skali wykorzystania urządzeń i o możliwościach uczenia się procesu, ale sam z siebie nie podaje uzysku, kosztu pojedynczego wafla ani liczby wafli przeznaczonych na gotowe produkty.

Intel korzysta z urządzeń dostarczanych przez ASML. Wcześniej, pod koniec lutego 2025 roku, raportowano około 30 000 przetworzonych wafli High-NA. Przejście od tej wartości do ponad miliona pokazuje tempo zwiększania wykorzystania technologii, choć nie pozwala rozbić całej sumy na poszczególne kategorie.

Dlaczego High-NA ogranicza pole ekspozycji

Problem wynika z anamorfotycznego układu optycznego o powiększeniu 4×/8×. Przy standardowej masce o wymiarach 6×6 cala High-NA naświetla pole około 26×16,5 mm. Dla porównania, konwencjonalne EUV wykorzystuje pole około 26×33 mm.

W praktyce oznacza to, że większy układ może nie zmieścić się w jednym przejściu. To szczególnie ważne dla dużych die, czyli pojedynczych kawałków krzemu zawierających cały układ lub jego dużą część. Jeśli projekt przekracza dostępne pole, producent musi podzielić ekspozycję na dwie części i połączyć je na waflu.

To nie jest kosmetyczna różnica w specyfikacji. Każda dodatkowa operacja może wpływać na planowanie procesu, czas pracy maszyny i wymagania dotyczące dokładności ustawienia obu fragmentów.

Stitching: dwie ekspozycje i krytyczne wyrównanie

Stitching oznacza wykonanie dwóch kolejnych ekspozycji, których granica musi zostać bardzo precyzyjnie dopasowana. Pierwsza ekspozycja tworzy jedną część wzoru, a druga uzupełnia pozostały fragment. Jeśli obie części nie spotkają się dokładnie, granica może wpłynąć na działanie układu.

Raportowane dane dla TWINSCAN EXE:5200B pokazują koszt takiego rozwiązania w przepustowości: wartość porównawcza wynosi 175 wafli na godzinę bez opisywanej kary za stitching oraz 125 wafli na godzinę przy jego wykorzystaniu. Różnica wynosi 50 wafli na godzinę, czyli około 28,6% względem wartości 175 wafli na godzinę.

Plan masek 6×12 cala

Intel pracuje z partnerami nad maską o wymiarach 6×12 cala. Jej zamierzonym celem jest przywrócenie pełnego pola 26×33 mm w jednej ekspozycji, bez stitchingu. Brzmi jak prosty sposób na usunięcie wąskiego gardła, ale w litografii nic nie jest proste — zwłaszcza gdy mowa o elementach pracujących z ekstremalnym ultrafioletem.

Taka koncepcja wymagałaby rozwoju całego ekosystemu masek i potwierdzenia, że obecne lub planowane skanery mogą z nią współpracować. Na tym etapie większa maska pozostaje kierunkiem rozwoju Intela, a nie wdrożonym standardem produkcyjnym.

To właśnie tutaj kryje się ciekawsza część historii. Milion wafli pokazuje, że Intel intensywnie wykorzystuje High-NA. Maska 6×12 cala pokazuje natomiast, że samo posiadanie doświadczenia z maszyną nie usuwa ograniczeń konstrukcyjnych platformy.

Intel i TSMC wybierają różne terminy

Intel postawił na wczesne wykorzystanie High-NA i budowanie doświadczenia z technologią. TSMC jest natomiast opisywane jako firma rozważająca wdrożenie jej w zaawansowanej produkcji wielkoseryjnej około 2030 roku. To przyszły, raportowany cel, a nie potwierdzenie zakończonego wdrożenia.

W przypadku TSMC jako czynniki brane pod uwagę wskazywane są dojrzałość narzędzi, ich koszt oraz liczba skanerów potrzebnych w zaawansowanej fabryce. High-NA nie jest więc wyłącznie konkursem na to, kto pierwszy uruchomi maszynę. Liczy się także ekonomia całej fabryki i możliwość utrzymania odpowiedniego uzysku przy dużej skali.

Czego ten kamień milowy nie dowodzi

Czy ponad milion wafli oznacza, że Intel wyprzedza technologicznie TSMC i Samsunga? Nie. Wynik pokazuje raportowaną przewagę w wykorzystaniu High-NA i prawdopodobnie daje Intelowi znaczące doświadczenie procesowe, ale nie tworzy pełnego rankingu producentów chipów.

Do takiego porównania potrzebne byłyby dane dotyczące między innymi uzysku, kosztu wafla, poboru energii, gęstości tranzystorów, wydajności gotowych układów, skali produkcji i liczby klientów. Sam licznik wafli nie odpowiada na te pytania. Nie dowodzi również przewagi Intela o dwa lub cztery lata nad TSMC i Samsungiem.

Podobnie ostrożnie trzeba traktować platformowe deklaracje ASML. Producent opisuje dla TWINSCAN EXE rozdzielczość 8 nm oraz poprawę kontrastu obrazu o 40% względem NXE. Są to parametry deklarowane dla platformy, a nie niezależne pomiary uzysku czy kosztu produkcji w fabryce Intela.

Dla obserwatorów rynku najważniejsza lekcja jest więc dość konkretna: Intel zbudował dużą przewagę w praktycznym wykorzystaniu High-NA, ale następny test będzie bardziej wymagający niż samo nabijanie licznika. Trzeba pokazać, że doświadczenie przekłada się na stabilny uzysk, rozsądny koszt i produkty, które da się wytwarzać na dużą skalę. A zanim to nastąpi, stitching pozostaje ceną za większą rozdzielczość i mniejsze pole ekspozycji.