TSMC rechnet 2027 mit einer mehr als doppelt so hohen jährlichen Kapazität für die N2-Prozessfamilie wie 2026. El Chapuzas Informático berichtete am 16. Oktober über diese Prognose aus TSMCs Ergebniskonferenz vom 15. Oktober. Als Nachfragefelder nannte der Bericht Smartphones, Hochleistungsrechnen (HPC) und KI; als Ausbauorte Hsinchu und Kaohsiung. Die Kapazitätsmeldung ergänzt NeoTeos früheren Bericht zu TSMCs Umsatzausblick für 2026.

Was die N2-Prognose aussagt

Die Prognose bezieht sich auf die jährliche Fertigungskapazität der N2-Prozessfamilie: 2027 soll sie mehr als doppelt so hoch sein wie 2026. Sie beschreibt damit einen relativen Jahresvergleich der möglichen Fertigung, keine Menge ausgelieferter Chips. Wie viele Chips tatsächlich an Kunden gehen, hängt auch von Aufträgen, den jeweiligen Chipdesigns und dem Produktionsfortschritt ab.

TSMC zufolge begann die Volumenproduktion von N2 im vierten Quartal 2025. Das Unternehmen beschreibt N2 als seine erste Generation von Nanosheet-Transistoren. TSMCs Beschreibung der 2-nm-Technologie ordnet die nun berichtete Kapazitätsausweitung in die bereits laufende Fertigung des Prozesses ein.

A14 folgt mit eigenen geplanten Meilensteinen

El Chapuzas Informático berichtete außerdem, TSMC plane für A14 eine Risikoproduktion im Jahr 2027 und die Massenproduktion für 2028. Dem Bericht zufolge sei die Kundenbeteiligung bei A14 höher als bei N2 in einer vergleichbaren Entwicklungsphase. Das beschreibt die Einbindung von Kunden während der Entwicklung; eine Beteiligung in dieser Phase ist etwas anderes als eine feste Bestellmenge.

Die frühere Monatsprognose ist keine 2027-Jahressumme

Investing.com berichtete am 27. September 2026 unter Berufung auf das taiwanische Medium EDN, die monatliche N2-Kapazität könne bis Ende 2026 rund 120.000 Wafer erreichen. Frühere Erwartungen hätten bei 90.000 bis 100.000 Wafern pro Monat gelegen. Diese Schätzung bezog sich auf den Monatsdurchsatz zum Jahresende; die spätere Aussage vergleicht jährliche Kapazitäten. Daraus lässt sich keine absolute Waferzahl für 2027 errechnen.

Was N2 und Intel 18A gemeinsam haben

TSMC beschreibt N2 als Nanosheet-Technologie der ersten Generation. Intel nennt für 18A RibbonFET-Transistoren mit Gate-All-Around-Architektur und PowerVia für die rückseitige Stromversorgung. Beide Prozessbeschreibungen ordnen die Technologien in den Bereich der Nanosheet-Transistoren mit Gate-All-Around-Ansatz ein; ein direkter Leistungsvergleich ergibt sich daraus nicht. TSMC beschreibt N2, Intel 18A.