PieceMakers ha iniziato a negoziare sul Taiwan Emerging Stock Board il 16 settembre 2026, con un prezzo di riferimento di 740 NT$ per azione. Il debutto finanziario accompagna una strategia tecnologica precisa: progettare memoria DRAM personalizzata per l’inferenza IA in dispositivi edge, avvicinandola fisicamente al processore con il hybrid bonding. L’obiettivo è ridurre il percorso dei dati senza dipendere interamente né dalla SRAM integrata né dai sistemi GPU con HBM.
Cosa sta cercando di costruire PieceMakers
PieceMakers, azienda di Hsinchu fondata nel gennaio 2006, propone di collocare la DRAM direttamente sul processore o sul wafer logico. Il hybrid bonding unisce le superfici con una densità di connessioni superiore a quella di un collegamento convenzionale in un package 2.5D: meno distanza per i dati, più collegamenti disponibili e un’architettura pensata per l’inferenza locale.
Qui “edge” significa eseguire il modello vicino alla sorgente dei dati, invece di inviarlo sempre a un data center. In questo scenario contano non soltanto la banda, ma anche latenza, consumi, ingombro e costo del sistema. Spostare i dati da una memoria lontana al processore può diventare una parte significativa del lavoro: avvicinare la memoria è la scommessa architetturale di PieceMakers.
La proposta non coincide con un singolo chip destinato all’acquisto da parte degli utenti. L’azienda combina progettazione di memoria, proprietà intellettuale, licenze, royalty, servizi di sviluppo e produzione turnkey. Il programma cliente in volume dovrebbe iniziare a contribuire ai risultati economici non prima del 2027.
Le specifiche: prodotti diversi, numeri diversi
La famiglia HBLL-RAM è la parte con le specifiche più definite. PieceMakers indica 144 GB/s per die di banda ad accesso casuale e una latenza inferiore a 20 ns. La pagina del prodotto riporta inoltre un clock da 1 GHz, 2 Gb/s per pin, una tensione core di 1,2 V, otto canali, 32 banchi per canale e un consumo dichiarato di 5 pJ/b.
HBLL-RAM è descritta come una soluzione 2D a singolo die, integrabile in un package 2D SIP senza ricorrere alla tecnologia 2.5D o 3D. Il componente elencato come PLHP11440AK4 è indicato con capacità di 2,25 Gb, interfaccia a 288 bit, clock da 1 GHz e stato MP.
La proposta più ambiziosa è distinta da HBLL-RAM. PieceMakers descrive HiBaLL come una soluzione con stacking 3D capace di superare 1 TB/s. Per il concetto wafer-on-wafer, invece, viene indicata una banda superiore a 2 TB/s per strato e una latenza inferiore a 20 ns. Sono livelli architetturali differenti: non è corretto sommare o mettere sullo stesso piano questi valori e i 144 GB/s per die di HBLL-RAM.
Il punto d’incontro tra SRAM e HBM
Le architetture basate sulla SRAM possono offrire una banda enorme, ma la capacità della memoria integrata resta limitata. I sistemi GPU con HBM puntano invece su capacità e banda elevate, pagando la complessità del package, i consumi e la distanza tra memoria e logica.
La DRAM impilata vicino al processore prova a occupare lo spazio intermedio: più capacità della SRAM, connessioni più corte rispetto a una memoria esterna e un progetto personalizzato per il carico di inferenza. Non significa automaticamente superare ogni soluzione HBM o SRAM. Significa scegliere un compromesso diverso per sistemi nei quali area, energia e latenza pesano quanto la velocità di picco.
Il precedente rapporto tra Nanya Technology e PieceMakers è rilevante per il contesto industriale: Nanya detiene il 33,96% di PieceMakers e ha ceduto 715.000 azioni a 740 NT$ per creare il flottante. Separatamente, il 7 agosto 2025 Nanya Technology ed Etron Technology hanno annunciato una società di servizi di progettazione per memorie IA, con una capitalizzazione prevista di 500 milioni di NT$ e una ripartizione dell’80% e 20%.
Il vero ostacolo è la resa produttiva
Impilare più strati di wafer rende la resa — la quota di componenti che supera i test — decisiva. Se ogni strato avesse una resa dell’80% e gli esiti fossero indipendenti, quattro strati porterebbero a 0,8⁴, cioè circa il 41% di resa complessiva. Con otto strati, 0,8⁸ scenderebbe a circa il 17%.
Per questo il processo richiede architetture di riparazione e controlli prima del bonding, dopo il bonding e dopo l’integrazione con la logica. Una memoria più vicina al processore può ridurre il percorso dei dati, ma ogni strato aggiuntivo moltiplica le occasioni in cui un difetto può compromettere l’intero insieme. È qui che il vantaggio teorico deve trasformarsi in una produzione economicamente sostenibile.
Quando la strategia può diventare un business
Il debutto del 16 settembre 2026 ha dato visibilità finanziaria a PieceMakers, ma il passaggio decisivo resta industriale. Il primo programma cliente in volume è atteso non prima del 2027; il suo contributo economico dipenderà dalla capacità di portare l’integrazione wafer-on-wafer dalla progettazione alla produzione con rese sufficienti.
La traiettoria è quindi chiara: memoria personalizzata, collegamento più stretto con il processore e un posizionamento pensato per l’IA edge. Il prossimo banco di prova sarà la resa degli strati necessari a costruire quei sistemi.
