Per la GPU RDNA 5 AT0, una proposta riportata il 25 settembre 2026 descrive tre chiplet: un XCD per il calcolo grafico, un AID per memoria e cache e un MID per display e PCIe. La disposizione corregge una precedente ipotesi che prevedeva sette die, cioè porzioni di silicio distinte.
La proposta aggiornata per AT0
La configurazione indicata comprende un XCD, un AID e un MID. La precedente ipotesi su AT0 parlava invece di un MID, due AID e quattro SED: sette die in tutto. La proposta successiva riduce a uno il numero di chiplet dedicati al calcolo grafico.
Il ruolo proposto per ciascun die
La ripartizione attribuita alla proposta assegna il calcolo grafico e gli shader all’XCD. All’AID spettano i controller di memoria, le interfacce PHY — che gestiscono i collegamenti fisici tra componenti — e la cache L2. Il MID si occuperebbe delle funzioni e dei collegamenti video, oltre che di PCIe.
| Die | Funzione proposta |
| XCD | Calcolo grafico e shader |
| AID | Controller di memoria, interfacce PHY e cache L2 |
| MID | Funzioni e collegamenti video, oltre a PCIe |
Un solo XCD per il calcolo grafico
Nella versione aggiornata dell’indiscrezione, il calcolo grafico è concentrato in un solo XCD, anziché essere distribuito tra più chiplet di calcolo. È questa la differenza centrale rispetto alla precedente ipotesi a sette die.
