A TSMC planeja iniciar a produção do A14 em 2028. Uma meta de SRAM atribuída à ETNews, se alcançada, reduziria em mais de 19% a área da bitcell em relação a um valor de 2 nm publicado pela própria TSMC.
Neste artigo
O cronograma do A14
A TSMC anunciou em abril de 2025 que planejava produzir o A14 em 2028. Em julho de 2026, a DigiTimes informou que a empresa descreveu o desenvolvimento como dentro do cronograma, com produção de risco prevista para 2027 e produção em volume para 2028.
Em 29 de outubro de 2026, a Wccftech atribuiu à DigiTimes a previsão de que a produção em massa começaria no primeiro semestre de 2028. Esse detalhe é mais específico que o plano anual anunciado pela TSMC.
O que a meta de SRAM significaria
SRAM é um tipo de memória usado em circuitos integrados. A bitcell, ou célula de bit, é a unidade que armazena cada bit. Uma pesquisa da TSMC sobre sua tecnologia CMOS de 2 nm com nanosheets registra uma bitcell de alta densidade com área de 0,021 μm² e densidade SRAM de 38,1 Mb/mm².
A Wccftech atribuiu à ETNews uma meta para o A14 de reduzir a área da bitcell para menos de 0,017 μm². Tomando 0,017 μm² como limite, a conta é (0,021 − 0,017) ÷ 0,021 ≈ 19,0%. Como a meta reportada é inferior a esse limite, a redução da área da bitcell seria superior a aproximadamente 19% se alcançada.
Bitcell e macro SRAM são medidas diferentes
Uma macro SRAM reúne uma matriz de bitcells e circuitos de apoio. Células menores podem, em princípio, reduzir a área ocupada por uma matriz com a mesma quantidade de bits ou permitir mais células numa área de matriz fixa. O cálculo de 19% se aplica à área da bitcell; não determina a redução da área total da macro, o tamanho de uma cache ou o desempenho do chip.
