Selon le compte rendu publié le 23 octobre 2026 par Tom’s Hardware, Micron prévoit pour sa NAND 3D G11 un collage wafer-to-wafer et plus de 400 couches. La montée en production est prévue au second semestre 2027. Les chiffres de densité, de vitesse et d’énergie annoncés sont des objectifs de cette feuille de route.
Les objectifs annoncés pour G11
Micron vise une densité d’environ 42 Gb/mm² pour sa NAND 3D TLC. La densité de bits correspond à la quantité de données stockée sur une surface donnée. L’entreprise vise aussi une vitesse d’interface pouvant atteindre 5 400 MT/s, jusqu’à 50 % de plus que celle de sa génération NAND actuelle, ainsi qu’une réduction de plus de 25 % de l’énergie consommée par bit transféré.
Scott DeBoer, président et directeur de la technologie et des produits de Micron, a présenté le collage wafer-to-wafer comme une technologie adoptée au moment où son coût devient pertinent pour les caractéristiques recherchées. Le plan consiste à fabriquer séparément la matrice NAND et la logique périphérique, puis à assembler leurs wafers, ou plaquettes de silicium.
Les piles plus hautes compliquent la fabrication
Dans son explication générale de la fabrication de la NAND 3D, Lam Research indique que de nouveaux défis de dépôt et de gravure apparaissent au-delà de 200 couches. Graver des trous de canal à travers une pile toujours plus haute devient plus difficile. Les contraintes mécaniques de la pile peuvent aussi cintrer un wafer de plusieurs centaines de microns. Un dépôt compensateur sur son envers peut contribuer à le redresser.
Ces explications décrivent des enjeux généraux de fabrication, pas le procédé propre à G11. Pour le collage à l’échelle du wafer, une revue publiée dans Microelectronics Reliability décrit des gains possibles de débit et une simplification du procédé, sous réserve d’un rendement élevé et stable. Les méthodes die-to-wafer et die-to-die permettent, elles, de sélectionner des dies déjà reconnus comme fonctionnels.
Le collage des wafers et les TSV remplissent des rôles différents
Le collage wafer-to-wafer décrit la façon dont des wafers sont assemblés. Un TSV, ou via traversant le silicium, est une interconnexion électrique verticale. Ces techniques ne sont donc pas nécessairement concurrentes : un assemblage de wafers peut aussi faire appel à des TSV. L’intégration 3D peut également passer par des assemblages die-to-die, die-to-wafer ou par le collage hybride.
Une montée en production prévue pour 2027
Micron prévoit de faire monter la production de G11 au second semestre 2027. Cette échéance concerne la production de mémoire NAND ; elle ne fixe pas la date de sortie d’un SSD commercial. Tom’s Hardware rapporte aussi que Micron prévoit de communiquer davantage de détails techniques en 2027, à l’approche de la production à grand volume.
