A Micron planeja lançar a geração G11 de NAND 3D com mais de 400 camadas e união wafer-to-wafer, que conecta wafers fabricados separadamente para a matriz de memória e a lógica periférica. A rampa de produção está prevista para o segundo semestre de 2027; densidade, velocidade de I/O e eficiência energética são metas atribuídas à empresa, não resultados medidos.
O que a Micron planeja para a G11
A Micron planeja uma densidade de cerca de 42 Gb/mm² para a NAND 3D TLC da G11. A meta de velocidade de entrada e saída de dados, ou I/O, é de até 5.400 MT/s. A empresa também prevê reduzir em mais de 25% a energia consumida por bit transferido. São objetivos do roadmap. Scott DeBoer, presidente e diretor de tecnologia e produtos da Micron, também descreveu a velocidade de I/O como até 50% maior que a da geração atual.
A contagem anunciada é de mais de 400 camadas NAND. Para aumentar a densidade, a Micron planeja combinar mais camadas com células menores, em vez de depender apenas do crescimento vertical da pilha.
Como funciona a união wafer-to-wafer
Na G11, a Micron planeja fabricar separadamente o wafer com a matriz NAND e o wafer com a lógica periférica e de I/O, e depois uni-los. Wafer é o disco de silício usado na fabricação de circuitos. A abordagem permite combinar componentes produzidos com tecnologias de processo diferentes.
A união de wafers pode simplificar etapas e aumentar o rendimento do fluxo de fabricação, mas sua viabilidade depende de rendimentos altos e estáveis em ambos os wafers. Montagens die-to-wafer ou die-to-die, que unem chips individuais, permitem selecionar dies conhecidos como funcionais antes da montagem. Esses são trade-offs gerais de fabricação, não previsões sobre o rendimento da G11.
Por que pilhas NAND mais altas são difíceis de fabricar
Em NAND 3D, as camadas são depositadas e canais verticais são gravados através delas. A gravação desses canais fica mais difícil à medida que a pilha cresce. O estresse mecânico das camadas também pode empenar um wafer em centenas de micrômetros; a deposição de um material de compensação no verso é uma técnica geral para ajudar a nivelá-lo.
A animação da Lam Research explica etapas gerais de fabricação de NAND 3D, incluindo a formação dos canais, o empenamento do wafer e a união de wafers com circuitos CMOS. Ela não retrata o processo específico da Micron para a G11.
Bonding e TSV cumprem funções diferentes
Wafer-to-wafer descreve uma configuração de montagem: wafers inteiros são unidos. TSVs, ou vias através do silício, são conexões elétricas verticais que podem ligar partes de uma pilha. Como descrevem aspectos diferentes da integração, bonding e TSVs podem ser usados juntos. Outras configurações incluem a união de chip a chip e de chip a wafer, além do bonding híbrido.
Quando a produção da G11 está prevista
A Micron planeja iniciar a rampa de produção da G11 no segundo semestre de 2027. A empresa também prevê divulgar mais detalhes técnicos em 2027, mais perto da fabricação em alto volume.
