Le 21 octobre 2026, Scott DeBoer, président et directeur technique et des produits de Micron, a déclaré lors d’un événement de l’entreprise qu’elle ne poursuivrait pas la DRAM 4F². Après environ deux décennies d’évaluation, Micron juge cette architecture trop complexe et coûteuse, avec des limites de mise à l’échelle. Le fabricant prévoit plutôt de continuer à faire évoluer la 6F² et développe une DRAM 3D.
Pourquoi Micron écarte la 4F²
La raison avancée par DeBoer tient à la fabrication autant qu’à la géométrie de la cellule. Selon lui, le pas du condensateur, sa taille et ses dimensions déterminent la densité de bits pratique. Réduire la surface nominale du transistor ne suffit donc pas à garantir davantage de mémoire sur une puce : le transistor doit s’intégrer à l’agencement des condensateurs.
Micron considère la 4F² techniquement réalisable, notamment à des nœuds de fabrication antérieurs, mais estime que son coût et sa complexité ne justifient pas de la poursuivre dans sa feuille de route. DeBoer évoque aussi des limites physiques à sa mise à l’échelle.
Une surface théorique plus petite ne garantit pas plus de mémoire
Dans cette notation, F désigne la dimension minimale de fabrication. À dimensions identiques, une cellule 4F² a une surface théorique environ 33 % inférieure à celle d’une cellule 6F². Un calcul géométrique idéal peut aussi suggérer jusqu’à 50 % de cellules supplémentaires par tranche de silicium.
Ces deux chiffres décrivent une comparaison théorique de la surface des cellules et de leur nombre potentiel par tranche. Ils ne mesurent pas la densité de bits qu’un procédé commercial peut réellement produire. C’est précisément l’écart entre une cellule plus compacte sur le papier et les contraintes du condensateur qui nourrit l’argument de Micron.
La feuille de route de Micron mise sur la 6F² et la DRAM 3D
Micron prévoit de continuer à réduire le pas des condensateurs et à faire évoluer ses procédés 6F². L’entreprise développe également la DRAM 3D, qui vise à accroître la densité en empilant des couches de cellules mémoire. Cette approche diffère d’un transistor à canal vertical au sein d’une cellule 4F² : elle consiste à superposer des couches de mémoire.
Les objectifs rapportés de CXMT et YMTC
La décision de Micron ne résume pas les choix de toute l’industrie. CXMT viserait un module serveur DDR5 RDIMM en 4F² avant la fin de 2026. Séparément, YMTC développerait une conception 4F² à transistor à canal vertical visant 9 600 MT/s. Ces objectifs de développement suivent des trajectoires distinctes de celle annoncée par Micron.
