Scott DeBoer miał 21 października powiedzieć podczas wydarzenia Microna, że firma nie będzie rozwijać pamięci DRAM w układzie komórek 4F². Jako powody wskazał większą złożoność produkcji, koszty i ograniczenia dalszego skalowania. Micron chce nadal rozwijać układ 6F², a w dalszej perspektywie pracuje nad DRAM 3D.

Dlaczego mniejsza komórka nie gwarantuje większej gęstości

Oznaczenie 4F² opisuje nominalną powierzchnię komórki pamięci: F oznacza minimalny wymiar cechy procesu litograficznego. Przy identycznym wymiarze F komórka 4F² ma teoretycznie około 33% mniejszą powierzchnię niż komórka 6F². W idealizowanym układzie na jednej płytce krzemowej mogłoby się zmieścić do 50% więcej komórek. To porównanie geometrii, nie pomiar gotowych układów ani ich wydajności produkcyjnej.

Scott DeBoer, prezes i dyrektor ds. technologii i produktów w Micron, wskazywał, że o praktycznej gęstości bitowej DRAM decydują także rozstaw, wielkość i wymiary kondensatorów. Samo zmniejszenie nominalnej powierzchni komórki nie przesądza więc o liczbie bitów, które da się zmieścić na układzie. Tranzystor musi się też zmieścić pod układem kondensatorów.

Micron miał oceniać 4F² przez około dwie dekady. DeBoer uzasadniał decyzję większą złożonością i kosztem produkcji, a także problemami z dalszym skalowaniem tej architektury. Według niego 4F² można zbudować przy wcześniejszych generacjach procesu, ale jej dalszy rozwój napotyka fundamentalne ograniczenia.

Micron stawia na dalsze skalowanie 6F² i rozwój DRAM 3D

Micron planuje nadal zmniejszać elementy w konwencjonalnym, płaskim układzie 6F², a równolegle rozwija pamięć DRAM 3D, w której komórki pamięci są układane warstwowo. To inna koncepcja niż pionowy tranzystor w pojedynczej komórce 4F²: sam pionowy element nie oznacza piętrowego układu warstw pamięci.

Proces 1δ Microna miał według relacji trafić do produkcji masowej w drugiej połowie 2027 roku. Firma oczekiwała, że zwiększy gęstość bitową o około 25% względem poprzedniego procesu. Dla DRAM 3D Micron nie podał harmonogramu komercyjnej produkcji.

Cele CXMT i YMTC dotyczą osobnych projektów

CXMT miało celować w serwerowy moduł DDR5 RDIMM wykorzystujący 4F² przed końcem 2026 roku. Osobny projekt YMTC, oparty na tranzystorach z pionowym kanałem, miał zakładać szybkość 9600 MT/s. Są to zgłaszane cele rozwojowe, odrębne od decyzji Microna o własnej mapie drogowej.