Il 7 settembre 2026 Intel e ASML hanno annunciato che sono stati processati più di un milione di wafer nelle attività legate alla litografia EUV High-NA. Il totale comprende la certificazione degli strumenti, la ricerca e sviluppo e la produzione: Panther Lake rappresenta una parte dell’uso produttivo, non l’intero conteggio.
Intel Foundry impiega High-NA EUV su strati selezionati di Intel 18A per una parte dei processori Intel Core Ultra Series 3, nome in codice Panther Lake. Il traguardo produttivo riguarda dunque un’applicazione circoscritta della tecnologia; la sfida delle connessioni elettriche tra campi di esposizione è una questione distinta.
Che cosa comprende il traguardo di oltre un milione di wafer
Il totale annunciato da Intel e ASML somma wafer processati durante la certificazione degli strumenti, la ricerca e sviluppo e la produzione. Include quindi fasi diverse del lavoro con High-NA, non soltanto wafer associati ai processori Panther Lake.
Intel afferma che le prestazioni degli strati di Intel 18A realizzati con High-NA raggiungono o superano quelle di strati comparabili esposti con la piattaforma EUV convenzionale NXE, che ha un’apertura numerica di 0,33. Intel dichiara inoltre che allineamento delle esposizioni, produttività e disponibilità degli strumenti soddisfano le proprie aspettative.
Dove Intel usa High-NA su Panther Lake
L’impiego riguarda solo alcuni strati di Intel 18A e una parte dei processori Intel Core Ultra Series 3. Non è un processo applicato a ogni strato del chip o a ogni processore della famiglia.
L’apertura numerica, indicata con la sigla NA, è un parametro ottico legato alla risoluzione raggiungibile dal sistema di litografia. La tecnologia High-NA usa un’apertura di 0,55, contro 0,33 dell’EUV convenzionale.
Campi di esposizione e stitching
Con una maschera standard da 6 × 6 pollici, il campo esposto da High-NA misura 26 × 16,5 mm; quello dell’EUV convenzionale misura 26 × 33 mm. Il campo di esposizione è l’area del wafer che il sistema può lavorare in una singola esposizione.
| Piattaforma | Apertura numerica | Campo di esposizione con maschera da 6 × 6 pollici |
| EUV convenzionale (NXE) | 0,33 | 26 × 33 mm |
| EUV High-NA | 0,55 | 26 × 16,5 mm |
Quando un progetto supera l’area di un singolo campo High-NA, può servire lo stitching: l’allineamento e la giunzione di esposizioni adiacenti. Per i layer scelti per Panther Lake, le connessioni elettriche sono state disposte in modo da non attraversare la giunzione tra i due semi-campi, secondo quanto riferito il 18 settembre 2026.
Che cosa avevano verificato i test
Al 18 settembre 2026, un test chip con giunzione rettilinea e schema block-and-route risultava verificato elettricamente. Per il successivo test Zipzag, con una giunzione che devia attorno a zone sensibili del progetto, i risultati elettrici erano ancora attesi. Le immagini in linea e le misure di allineamento e difetti indicavano condizioni favorevoli nelle aree con giunzioni deviate.
Questi passaggi descrivono test distinti dall’impiego produttivo selettivo già adottato su Panther Lake: la verifica elettrica di una giunzione rettilinea non equivale a un risultato elettrico per il test Zipzag.
La direzione delle maschere più grandi
Intel e ASML stanno lavorando allo sviluppo di maschere da 6 × 12 pollici. Un formato più grande potrebbe consentire di esporre un campo convenzionale intero senza stitching; la maschera è una direzione di sviluppo, non una pratica produttiva consolidata.
