Waarom David Patterson RISC-V voor AI bepleit

David Patterson betoogde in een opgenomen lezing tijdens de zesde RISC-V China Summit dat RISC-V geschikt is voor het ontwerpen van AI-systemen. Hij wees op drie eigenschappen: een formele specificatie, aanpasbaarheid en modulariteit. EET China berichtte op 21 oktober 2026 over de lezing; de top vond van 18 tot en met 20 oktober plaats in Shenzhen. NeoTeo berichtte eerder over de top.

Patterson noemde RISC-V volgens dat verslag de enige commercieel haalbare architectuur met die eigenschappen. Dat is zijn argument voor de architectuur, geen conclusie uit een prestatievergelijking tussen RISC-V, x86 en Arm voor AI.

Waarom Patterson RISC-V voor AI naar voren schuift

Een instructiesetarchitectuur (ISA) bepaalt welke instructies een processor kan uitvoeren. Patterson vindt een duidelijke, formele specificatie belangrijk omdat AI-hulpmiddelen daarmee hardware kunnen helpen ontwerpen. Aanpasbaarheid zou ruimte bieden voor nieuwe instructies, terwijl modulariteit ontwerpers de mogelijkheid geeft onderdelen weg te laten die lastig te genereren of te controleren zijn.

Zijn betoog gaat daarmee over de manier waarop hardware kan worden ontworpen en opgebouwd. Het is geen gemeten bewijs dat RISC-V AI-taken sneller uitvoert dan x86- of Arm-processors.

Wat het IME-project met vectorregisters wil doen

De Integrated Matrix Extension (IME) is bedoeld om voort te bouwen op RISC-V Vector (RVV), de vectoruitbreiding van RISC-V. Het plan is matrixinstructies te definiëren die bestaande vectorregisters gebruiken. Registers zijn kleine opslagplaatsen in de processor die gegevens klaarhouden voor bewerkingen.

RISC-V International beschrijft het IME-project als werk aan een ontwerpkeuze, niet als een afgeronde extensie. Het project wil verschillende benaderingen beoordelen op architecturale en microarchitecturale eigenschappen, van kleine embeddedkernen tot applicatie- en HPC-kernen. Daarna moet één benadering worden gekozen.

Dat maakt het verschil concreet: IME beschrijft een ontwikkeltraject voor matrixinstructies, geen functie die hier al als vastgelegde RISC-V-extensie wordt gepresenteerd.

Matrixroutes en getalformaten voor AI

Naast IME noemt het verslag van Pattersons lezing drie andere matrixroutes: Zvbdot, VME en AME. Samen zijn dat vier voorstellen, gerangschikt naar de extra processorstatus die ze naast RVV vereisen, van minst tot meest. De verschillende routes laten zien dat het ecosysteem nog werkt aan de manier waarop matrixbewerkingen in RISC-V kunnen worden ondersteund.

Patterson besprak ook getalformaten die in AI worden gebruikt: FP64, FP32, FP16, BF16 en de FP8-formaten E5M2 en E4M3. FP6 en FP4 kwamen aan bod als formaten waarover de sector discussieert. Zijn punt was dat ondersteuning voor zulke formaten deel uitmaakt van het werk aan het RISC-V-ecosysteem; hij schreef ze niet toe aan een specifieke beschikbare processor.

Waarom Patterson HBF voor sommige inferentiedata voorstelt

Patterson stelde high-bandwidth flash (HBF) voor grote, schaarse gegevens die vooral worden gelezen, zoals modelgewichten, kennisbanken voor retrieval-augmented generation (RAG) en vooraf berekende KV-cache. Een KV-cache bewaart waarden die een taalmodel tijdens het genereren opnieuw kan gebruiken. In zijn voorstel zou een systeem ook gewone DRAM behouden voor een deel van de KV-cache.

De afwegingen die bij het voorstel horen, maken de beoogde toepassing specifieker. HBF heeft volgens de beschrijving een hogere leeslatentie, beperkte schrijfprestaties en een beperkte schrijfduur. Gegevens worden bovendien per pagina benaderd, bijvoorbeeld in blokken van 4 KB, in plaats van per kleine cacheline. Die eigenschappen passen bij gegevens die groot zijn en vaak worden gelezen, maar minder bij werk dat voortdurend kleine gegevens wegschrijft.

Pattersons voorgestelde RISC-V-ontwikkelagenda omvat verder standaardisatie van matrixuitbreidingen, ondersteuning voor AI-getalformaten en software voor AI en HBF. Ook noemde hij AI-ondersteuning bij het ontwerpen en controleren van hardware.