Op 19 oktober 2026 presenteerde Meng Jianyi nieuwe, aan de XuanTie C950 toegeschreven schaal- en AI-resultaten: XT-LINK haalde volgens de presentatie 78% lineariteit bij 128 cores, met totale prestaties van 99,8× de singlecore-referentie. Alibaba DAMO Academy had de 64-bit RISC-V-processor-IP al op 24 maart 2026 aangekondigd.
Wat de oktoberpresentatie toevoegde
De presentatie koppelde de C950 aan resultaten voor twee specifieke AI-modellen. Voor Qwen3.8-Flash-Next werd een inference-snelheid van 43 tokens/s gemeld; voor DeepSeek V4-Flash was dat 38 tokens/s. Die cijfers horen bij de genoemde modellen en zijn geen algemene prestatiecijfers voor iedere AI-toepassing.
De XT-LINK-resultaten beschrijven opschaling naar 128 cores: 78% lineariteit en een totale prestatie van 99,8 keer de singlecore-referentie. Dat zijn twee verschillende meetpunten. De eerste geeft de gerapporteerde lineariteit weer; de tweede vergelijkt de totale prestatie met één core.
De C950 is configureerbare processor-IP
RISC-V is een open instructiesetarchitectuur, geen kant-en-klare processor. De C950 is Alibaba DAMO Academy’s 64-bit processor-IP, bedoeld om in een groter systeem te worden geïntegreerd. De specificaties beschrijven dus ontwerpopties, geen vaste configuratie voor een consumentenprocessor.
De C950 heeft een superscalaire, out-of-order-architectuur: de kern kan meerdere instructies tegelijk verwerken en hoeft die niet altijd in de oorspronkelijke volgorde uit te voeren. De specificaties noemen acht-brede decode. Volgens de aankondiging heeft de processor een pijplijn van 16 stappen en een out-of-order-venster van meer dan 1.000 instructies.
| Onderdeel | Gedocumenteerd gegeven | Configuratie of voorwaarde |
| TPE-tensorcoprocessor | Tot 8 TOPS per TPE | Optioneel; gebruikt de AME-matrixextensiearchitectuur |
| Vectorverwerking | Twee datapaden van 256 bit; VLEN = 256 bit | Vector Extension v1.0 en Vector Crypto staan vermeld |
| L1-datacache | 64 kB, vierwegassociatief | Vier cycli van laden tot gebruik |
| L2-cache | 256 kB tot 3 MB per core | Privécache, configureerbaar per core |
| L3-cache | 0 tot 8 MB | Optioneel, afhankelijk van de interconnectconfiguratie |
| XL-300-cluster | Eén tot acht cores per cluster | Configureerbare multicore-opstelling |
Die opties maken duidelijk waarom een C950-systeem niet uit één universele configuratie bestaat. Een TPE is bijvoorbeeld optioneel; de opgegeven capaciteit van maximaal 8 TOPS geldt per TPE, niet automatisch voor elke C950-opstelling. Ook de cachegrootte en het aantal cores per cluster zijn instelbaar.
Linux, QEMU en FPGA hebben verschillende rollen
QEMU is de software-emulatieroute: de C950-handleiding beschrijft Linux 6.6 op een geëmuleerd model met acht cores. Dat is iets anders dan de demonstratie van Canonical, die Ubuntu-servervirtualisatie met IOMMU op een C950-FPGA-platform liet zien.
De gerapporteerde C950-SDK-versies zijn Linux 6.6.36, OpenSBI 1.7, U-Boot 2024.10, QEMU 5.4.3, GCC 3.4.1 en LLVM 2.4.2. Lauterbachs TRACE32-ondersteuning voor debugging op meerdere cores en trace-opname werd volgens NeoTeo op 15 september 2026 aangekondigd. Zo omvat de ontwikkelomgeving zowel software-emulatie als FPGA-prototyping en tools voor debugging en trace-analyse.
