Podczas prezentacji 19 października 2026 r. Meng Jianyi z Alibaba DAMO Academy podał wyniki skalowania i pracy z modelami AI dla XuanTie C950. Była to późniejsza aktualizacja: Alibaba DAMO Academy ogłosiła ten 64-bitowy procesor RISC-V 24 marca 2026 r. C950 to IP, czyli projekt procesora przeznaczony do integracji w większym systemie, a nie gotowy układ o jednej ustalonej konfiguracji.
Co podano o skalowaniu i inferencji AI
Wyniki przedstawione w październiku przypisywały połączeniu 128 rdzeni przez XT-LINK 78-procentową liniowość skalowania oraz łączną wydajność 99,8 raza większą niż wynik jednordzeniowego punktu odniesienia. Liniowość opisuje tu, jak wzrost wydajności przy dodawaniu rdzeni wypada względem skalowania idealnego.
Podano też wyniki dla dwóch konkretnych modeli: 43 tokeny/s dla Qwen3.8-Flash-Next oraz 38 tokenów/s dla DeepSeek V4-Flash. Są to wartości związane z tymi modelami i konfiguracją opisaną przy prezentacji, a nie ogólna miara szybkości każdego systemu z C950.
C950 to konfigurowalne IP procesora
RISC-V to otwarta architektura zestawu instrukcji, czyli reguł, które określają, jakie polecenia procesor może wykonywać. C950 jest konkretnym projektem procesora zgodnym z tą architekturą. Jego opis przedstawia rdzeń superskalarny, który może dekodować osiem instrukcji równocześnie i wykonywać je poza kolejnością, jeśli pozwala na to ich zależność.
Karta techniczna opisuje kilka opcji i bloków, które można dobrać do projektu większego układu:
| Element | Udokumentowana informacja | Konfiguracja lub warunek |
| Dekodowanie instrukcji | 8 instrukcji równocześnie | Cecha rdzenia |
| Akcelerator TPE | Do 8 TOPS na jeden TPE | Opcjonalny koprocesor tensorowy; wydajność zależy od dołączenia tego bloku |
| Ścieżki wektorowe | Dwie ścieżki danych po 256 bitów | Jednostka wektorowa |
| Pamięć podręczna L1 | 64 KB, czterodrożna | Pamięć danych; 4 cykle od odczytu do użycia |
| Pamięć podręczna L2 | Od 256 KB do 3 MB | Prywatna pamięć podręczna każdego rdzenia, konfigurowana dla projektu |
| Pamięć podręczna L3 | Od 0 do 8 MB | Opcjonalna, współdzielona konfiguracja |
| Klaster XL-300 | Od 1 do 8 rdzeni | Liczba rdzeni zależy od konfiguracji klastra |
Wartości z tabeli opisują możliwości IP, a nie jeden układ scalony z kompletem tych elementów. Na przykład TPE jest opcjonalny, a zakres pamięci L3 obejmuje konfigurację bez tej pamięci. Wybór konfiguracji wpływa więc na to, jakie bloki i zasoby znajdą się w gotowym systemie.
QEMU i FPGA to różne ścieżki rozwoju
Przykład QEMU uruchamia Linux 6.6 na emulowanym, ośmiordzeniowym modelu C950. QEMU symuluje działanie systemu w oprogramowaniu, co pozwala pracować nad środowiskiem i oprogramowaniem bez użycia takiego samego fizycznego układu.
Osobno Canonical przeprowadził demonstrację wirtualizacji serwerów z Ubuntu i IOMMU na platformie FPGA z C950. FPGA to programowalny układ logiczny wykorzystywany do prototypowania sprzętu. Taka demonstracja dotyczy konfiguracji prototypowej, podczas gdy przykład QEMU jest emulacją programową.
W wykazie SDK dla C950 wymieniono Linux 6.6.36, OpenSBI 1.7, U-Boot 2024.10, QEMU 5.4.3, GCC 3.4.1 i LLVM 2.4.2. Lauterbach miała ogłosić 15 września 2026 r. obsługę C950 w narzędziach TRACE32, obejmującą debugowanie wielu rdzeni i przechwytywanie śladów.
