Em 19 de outubro de 2026, Meng Jianyi apresentou resultados de escalabilidade em 128 núcleos e taxas de inferência para dois modelos de IA associadas ao XuanTie C950. A Alibaba DAMO Academy havia anunciado o processador RISC-V em 24 de março: o C950 é uma IP de CPU de 64 bits, projetada para integração em sistemas maiores.
O que a atualização de outubro acrescentou
Os números apresentados atribuíram ao XT-LINK, a interconexão multicore do C950, 78% de linearidade com 128 núcleos e desempenho total 99,8 vezes maior que a referência de um núcleo. Linearidade compara o ganho observado com o aumento ideal proporcional ao número de núcleos. Nesse caso, 99,8 vezes representa cerca de 78% do ganho ideal de 128 vezes.
Na apresentação, Qwen3.8-Flash-Next registrou 43 tokens por segundo e DeepSeek V4-Flash, 38 tokens por segundo. Também foi relatada uma vantagem agregada de desempenho superior a 10% em quatro tipos de cargas de IA agentiva, em relação às arquiteturas convencionais comparadas.
Esses resultados se referem a uma configuração de 128 núcleos ou a modelos específicos. As taxas de inferência não são um único índice geral de desempenho do C950.
O C950 é uma IP configurável
RISC-V é uma arquitetura aberta de conjunto de instruções, ou ISA. Ela define as instruções que um processador pode executar; o XuanTie C950 é uma implementação específica de 64 bits, voltada a servidores. A ficha técnica descreve recursos do núcleo e opções que podem variar conforme a configuração integrada ao sistema.
| Bloco | Dado técnico | Configuração ou condição |
| Decodificação e execução | Decodificação de oito instruções; pipeline de 16 estágios; janela de execução fora de ordem acima de 1.000 instruções | Características descritas para o núcleo C950 |
| Cluster XL-300 | De um a oito núcleos | Número configurável por cluster |
| Unidade vetorial | Dois caminhos de dados de 256 bits | Extensões vetoriais listadas na ficha técnica |
| TPE | Até 8 TOPS por unidade | Coprocessador tensorial opcional, baseado na arquitetura AME v0.5; TOPS significa trilhões de operações por segundo |
| Cache L1 de dados | 64 KB, quatro vias, latência load-to-use de quatro ciclos | Cache privada do núcleo |
| Cache L2 | De 256 KB a 3 MB | Cache privada por núcleo, com capacidade configurável |
| Cache L3 | Até 8 MB | Opcional, conforme a configuração de interconexão |
Como o TPE é opcional, ele não faz parte de todas as configurações do C950. Para entender a diferença entre núcleo de CPU e acelerador, veja como núcleos RISC-V e aceleradores de IA se combinam.
QEMU, FPGA e ferramentas de desenvolvimento
QEMU e FPGA representam caminhos diferentes de desenvolvimento. Um exemplo do QEMU inicia Linux 6.6 em um modelo de software do C950 com oito núcleos. Já a Canonical demonstrou virtualização de servidores com Ubuntu e IOMMU em uma plataforma FPGA baseada no C950.
A relação de versões do SDK para o C950 inclui Linux 6.6.36, OpenSBI 1.7, U-Boot 2024.10, QEMU 5.4.3, GCC 3.4.1 e LLVM 2.4.2. Em 15 de setembro de 2026, a Lauterbach anunciou suporte do TRACE32 para depuração multicore e captura de traces sem intrusão no C950.
