Segundo reportagem publicada em 22 de outubro de 2026, a Micron teria abandonado a geração G10 que planejava e pretende passar diretamente da NAND G9 para a G11. O relato atribui a mudança a declarações de Scott DeBoer, presidente e diretor de tecnologia e produtos da Micron, e apresenta a G11 como uma geração voltada a futuros produtos de inteligência artificial.
O que muda no roteiro da Micron
A mudança relatada pula uma geração planejada: depois da G9, a próxima geração prevista pela Micron seria a G11, sem a G10. A reportagem atribui a DeBoer a explicação de que a nova memória foi pensada para produtos futuros de IA.
Metas da G11 em comparação com a G9
A Micron descreve a G9 como NAND com 276 camadas. Para a G11, as metas atribuídas à empresa incluem mais de 400 camadas, o dobro da densidade de bits da G9, velocidade de entrada e saída (E/S) de até 1,5 vez a da G9 e 25% menos energia para transferir cada bit.
| Métrica | G9 | Meta atribuída à G11 |
| Camadas | 276 | Mais de 400 |
| Densidade de bits | Referência | 2 vezes a da G9 |
| Velocidade de E/S | Referência | Até 1,5 vez a da G9 |
| Energia por bit transferido | Referência | 25% menor que na G9 |
A reportagem atribui essas metas à Micron por meio de DeBoer. Elas descrevem o roteiro planejado para a G11. DeBoer também disse que a geração usaria ligação wafer-on-wafer, técnica que une wafers de silício.
Quando a produção da G11 deve avançar
O roteiro reproduzido na reportagem prevê uma rampa de volume da G11 no segundo semestre de 2027. É uma previsão de produção futura, não uma data de disponibilidade comercial.
Duas propostas de NAND para IA
A Micron apresentou duas direções para futuras memórias NAND voltadas a cargas de trabalho de IA. A primeira prioriza IOPS, sigla para operações de entrada e saída por segundo: usa NAND SLC, que armazena um bit por célula, organizada em blocos pequenos. A meta relatada para um futuro SSD desse tipo é de 25 milhões a 100 milhões de IOPS.
A segunda proposta prioriza largura de banda. Ela empilharia NAND sobre uma matriz-base, conectada por TSVs, ou vias que atravessam o silício, e posicionaria a memória perto do processamento. DeBoer disse que esse caminho dependeria de parcerias com clientes e de um custo viável. A Micron também apontou PCs e estações de trabalho com IA, automóveis, robótica, celulares e dispositivos vestíveis como mercados possíveis para futuras memórias dessa classe.
