A Micron mira iniciar a produção em volume da DRAM 1δ no segundo semestre de 2027. O nó está em rampa de rendimento, e a empresa espera elevar a densidade de bits em relação à 1γ na faixa dos 20 e poucos por cento. As gerações planares seguintes e a DRAM 3D continuam em desenvolvimento.

O que a Micron prevê para a 1δ

A 1γ está em fabricação em alto volume e é o primeiro nó de DRAM da Micron a usar litografia EUV. Para a 1δ, a meta relatada é chegar à produção em volume no segundo semestre de 2027. A Micron também espera um ganho de densidade de bits na faixa dos 20 e poucos por cento ante a geração anterior. São metas do roteiro, não resultados já alcançados.

A empresa planeja usar a 1δ em futuras gerações de DDR, LPDDR, memória gráfica, HBM5, HBM vertical (vHBM) e memória vertical para inferência na borda (vEIM). A fabricação nos Estados Unidos também faz parte dos planos relatados para esse nó.

As gerações planares e a DRAM 3D

A Micron mantém a DRAM planar, em que as células ficam organizadas no plano do chip, no roteiro com células 6F²; o plano para células 4F² foi abandonado. A geração 1ε está em desenvolvimento e tem wafer bonding previsto, técnica de união de wafers. Mais adiante, ζÅ aparece em estágio inicial, associado à litografia High-NA EUV, enquanto ηÅ está em fase exploratória.

Em paralelo, a Micron desenvolve duas gerações de DRAM 3D, chamadas 3D1 e 3D2. A empresa condiciona a adoção dessa tecnologia a custos e desempenho competitivos com a DRAM planar. A estratégia mantém, portanto, o avanço planar no roteiro enquanto prepara uma alternativa que empilha memória verticalmente.

Memória para IA: largura de banda, energia e personalização

Nos planos da Micron, HBM personalizada pode começar com a HBM4E e incluir lógica específica do cliente no die-base, a matriz que serve de base ao empilhamento. Já a vHBM prevê empilhar memória diretamente sobre ASICs ou CPUs, em vez de colocá-la ao lado do processador em um interposer. A empresa aponta alimentação elétrica e dissipação de calor como desafios e planeja recorrer a ligação híbrida, dissipadores de calor e projetos atentos à temperatura.

A vEIM tem outro foco: inferência de IA na borda, perto de onde os dados são processados. Para a primeira geração, a Micron mira cerca de 2 TB/s de largura de banda e menos de 1 picojoule por bit transferido. Também espera que a LPDDR6 consuma cerca de 35% menos energia que a LPDDR5 e trabalha na DDR6 com a meta de dobrar a largura de banda da DDR5. Esses números são objetivos de desenvolvimento.

Um módulo DDR5 de 512 GB para servidores

Separadamente do roteiro de nós de DRAM, a Micron demonstrou um RDIMM DDR5 de 512 GB em várias plataformas de servidores, com velocidade de até 9.200 MT/s. A produção em massa está prevista para o segundo semestre de 2027. Em um servidor de dois soquetes com 24 slots, módulos dessa capacidade podem somar 12.288 GB, ou aproximadamente 12 TB.

NAND G11 e os planos para IA

A NAND G11 é outra parte do roteiro da Micron: a empresa mira produção em massa no segundo semestre de 2027 e mais de 400 camadas ativas, ante 276 da G9. A companhia também trabalha em duas propostas de NAND para IA: uma baseada em SLC e voltada a alto número de operações de entrada e saída por segundo; outra, de alta largura de banda, empilharia NAND por meio de conexões TSV sobre uma matriz lógica. A transição da G9 para a G11 foi abordada na cobertura anterior do NeoTeo sobre o roteiro de NAND da Micron.