RISC-V é uma arquitetura aberta de conjunto de instruções (ISA, na sigla em inglês): define a interface que o software usa para se comunicar com um processador, não um chip específico nem um acelerador de IA. Para aplicações de inteligência artificial, essa arquitetura permite combinar núcleos de processamento, extensões e aceleradores conforme o sistema projetado.
Por isso, RISC-V aparece em exemplos de robótica, computação de borda e servidores. O nome da arquitetura, por si só, não informa o desempenho de IA de um produto.
O que RISC-V oferece a um sistema de IA
Uma implementação RISC-V reúne uma ISA base e extensões opcionais. A especificação da RISC-V International define essa estrutura modular; ela não determina um único desenho de processador.
Isso permite que um sistema use um núcleo RISC-V para executar software e coordenar tarefas, enquanto outro componente realiza operações especializadas. A especificação admite plataformas com núcleos RISC-V, outros tipos de núcleo e aceleradores de função fixa, além de memória e interconexões. Um acelerador de IA, portanto, pode ser uma unidade separada, não o próprio núcleo da CPU.
A extensão vetorial V, quando implementada, permite operações paralelas com números inteiros e de ponto flutuante. O perfil de processador de aplicação descrito na especificação exige um comprimento de vetor de pelo menos 128 bits. Extensões ratificadas relacionadas a BF16, um formato numérico de 16 bits, incluem conversões entre BF16 e FP32 e operações de multiplicação e acumulação que ampliam o resultado para FP32. Esses recursos definem operações possíveis; não significam que todo processador RISC-V os implemente.
A quantidade de instruções também depende da configuração. A base RV32I tem 40 instruções únicas. A especificação permite contar 38 em uma implementação simples que combina o tratamento de ECALL e EBREAK e trata FENCE como uma operação sem efeito. Não existe, portanto, um total único para toda a família RISC-V.
Onde aparecem os exemplos de robótica, borda e servidores
A SpacemiT lançou o K1 em abril de 2024 para computação em dispositivos finais e na borda. A empresa lançou o K3 em janeiro de 2026 para robótica, IA na borda e dispositivos inteligentes; a Jiemian relata que ele combina processamento geral, inferência de IA e controle em tempo real. A primeira entrega de produção em massa do K3 ocorreu em 30 de abril de 2026, segundo a publicação.
Em abril de 2026, a 21jingji relatou que o robô humanoide Linglong 2.0 completou a meia maratona de robôs de Beijing Yizhuang usando o K3. É um exemplo específico de uso em robótica. A cúpula RISC-V China 2026, onde a SpacemiT anunciou seus produtos para servidores, também foi tema de uma cobertura anterior da NeoTeo.
Em 19 de outubro de 2026, a SpacemiT anunciou o V100, uma CPU para servidores, durante a cúpula. A empresa também apresentou ofertas de servidores C2201 para computação geral, G5201 para computação de IA e S5236 para armazenamento. São anúncios de produtos com aplicações distintas: o nome RISC-V não fornece, por si só, uma medida de desempenho para nenhum deles.
O que os exemplos permitem concluir
A arquitetura pode servir de base a projetos diferentes, mas o resultado depende dos componentes e do software implementados em cada sistema. A presença de extensões vetoriais ou de um acelerador dedicado precisa ser verificada no produto específico.
A compatibilidade do software também é relevante. Meng Jianyi, cientista-chefe da Alibaba Damo Academy, descreveu o ecossistema de software como fragmentado entre diferentes etapas. Para uma implementação, isso significa que a ISA aberta não elimina o trabalho de adaptar e integrar o software com as extensões e os componentes escolhidos.
Como explorar um projeto antes de fabricar o chip
Plataformas virtuais permitem testar software e avaliar escolhas de arquitetura antes de o projeto chegar ao RTL, a descrição do circuito usada no desenvolvimento do chip. Em uma apresentação gravada no RISC-V Summit 2020 e publicada em 2021, Simon Davidmann e Duncan Graham, da Imperas, demonstraram a execução de aplicações, a análise de perfil e cobertura de instruções, estimativas de tempo, a modelagem de instruções personalizadas e a depuração de sistemas com diferentes tipos de núcleo. Esse fluxo ajuda a explorar um projeto; não é um benchmark do V100.
