CXMT zei op 20 september 2026 dat zijn vijfde generatie G5-platform voor DRAM in massaproductie was gegaan. De Chinese geheugenchipproducent presenteerde daarbij twee LPDDR5X-producten met elk een capaciteit van 24 gigabit. Het bedrijf koppelt G5 aan een opslagcelstructuur met een gemelde drempel van 11,95 nanometer en aan minstens 50% meer potentiële dies per wafer dan bij zijn vierde generatie.
LPDDR5X is energiezuinig DRAM-geheugen voor smartphones en andere draagbare apparaten. De aankondiging is daarmee vooral relevant voor de toeleveringsketen achter mobiele hardware: CXMT probeert met een nieuwe productiegeneratie dichter bij de gevestigde DRAM-producenten te komen.
Welke LPDDR5X-producten presenteerde CXMT?
CXMT toonde twee LPDDR5X-producten die op het G5-platform zijn gebaseerd. Elk product heeft een capaciteit van 24 gigabit. De chips zijn volgens CXMT beschikbaar in twee verpakkingsformaten voor verschillende ontwerpen van smartphones en draagbare apparaten.
CXMT zei bovendien dat deze 24-gigabitproducten 50% meer capaciteit bieden dan vergelijkbare producten van de vorige generatie. Die vergelijking hoort bij deze G5-producten en geldt niet automatisch voor alle andere LPDDR5X-producten van CXMT.
Wat betekenen 11,95 nanometer en viervoudige patroonvorming?
De waarde van 11,95 nanometer verwijst naar de gemelde drempel voor relevante structuren van de opslagcellen in G5. Het is geen algemene maat voor elk onderdeel van het productieproces en staat niet gelijk aan een rechtstreeks vergelijkbare procesnode van Samsung Electronics of SK hynix.
CXMT beschreef daarnaast een techniek die in de berichtgeving zowel viervoudige patroonvorming als viervoudige belichting wordt genoemd. Daarbij worden patronen in meerdere stappen gevormd om fijnere structuren op de chip te maken. Voor G5 koppelt CXMT die aanpak aan de genoemde opslagcelstructuur.
De topman van CXMT, Luo Xiaodong, zei dat de procestechnologie van het bedrijf inmiddels op het niveau ligt van de geavanceerdste geheugennodes die op grote schaal worden geproduceerd. Dat is de positie van CXMT over zijn eigen technologie.
Minstens 50% meer dies per wafer is geen eindrendement
CXMT meldde dat G5 minstens 50% meer bruto-dies per wafer oplevert dan het vierde generatieplatform. De vergelijking gebruikt een chipreferentie van 8 gigabit.
Een die is een afzonderlijk chiponderdeel dat uit een wafer wordt gesneden. Het genoemde percentage telt het potentiële brutoaantal dies vóór defecte exemplaren worden verwijderd. Het is dus geen eindrendement en betekent niet dat 50% meer chips de eindtest doorstaan.
Dat onderscheid is belangrijk: meer potentiële dies per wafer kan relevant zijn voor de benutting van het materiaal, maar zegt op zichzelf niets over het aantal functionele chips na productie en testen.
CXMT bouwt voort op eerdere LPDDR5X-producten
De G5-aankondiging staat los van CXMT’s eerdere LPDDR5X-portfolio. Het bedrijf zei dat LPDDR5X-producten met datasnelheden van 8.533 Mbps en 9.600 Mbps in mei 2025 in massaproductie waren gegaan. De variant van 10.667 Mbps bevond zich in oktober 2025 in klantbemonstering.
Die snelheden horen bij die eerdere productaankondiging. Ze mogen niet worden samengevoegd met de 24-gigabitcapaciteit van de twee G5-producten die CXMT in september 2026 presenteerde.
Wat betekent dit voor de DRAM-markt?
CXMT positioneert G5 als een stap om de afstand tot Samsung Electronics en SK hynix te verkleinen, terwijl China minder afhankelijk wil worden van buitenlandse halfgeleidertechnologie. Micron Technology behoort eveneens tot de grote DRAM-producenten waarmee CXMT in de marktcontext wordt vergeleken.
De aankondiging levert concrete product- en procesclaims op: twee 24-gigabit-LPDDR5X-producten, twee verpakkingsformaten, een gemelde opslagceldrempel van 11,95 nanometer en minstens 50% meer bruto-dies per wafer ten opzichte van G4. Een gelijkwaardige positie op het gebied van kosten, rendement, productievolume, klanten of commerciële concurrentiekracht volgt daar niet automatisch uit.
