Nagare Labs entwickelt mit Z2RAM einen geplanten Oxid-Halbleiterspeicher, der direkt über der Logik eines KI-Beschleunigers liegen soll. Für die erste Generation nennt das Unternehmen drei Leistungsziele. Ein am 26. Oktober 2026 veröffentlichter Bericht beschrieb Z2RAM als Labortechnik im Prototypstadium.
Welche Leistungsziele Nagare für Z2RAM nennt
Nagare beziffert die Ziele der ersten Generation mit einer fünffachen Bitdichte gegenüber hochdichtem SRAM in 2 nm, einer 14-fachen Zugriffsgeschwindigkeit gegenüber DRAM und einem Drittel der SRAM-Leseenergie. Das Unternehmen kennzeichnet alle drei Werte als Projektionen.
| Kennzahl | Projektion für Z2RAM Gen 1 | Vergleichsbasis |
| Bitdichte | 5× | Hochdichtes SRAM in 2 nm |
| Zugriffsgeschwindigkeit | 14× | DRAM |
| Leseenergie | ein Drittel | SRAM |
Die Kennzahlen betreffen verschiedene Eigenschaften: Bitdichte beschreibt, wie viele Speicherbits auf einer Fläche Platz finden; Zugriffsgeschwindigkeit betrifft den Zugriff auf gespeicherte Daten, und die Leseenergie den Energiebedarf beim Lesen. Die Werte lassen sich deshalb nicht zu einem einzigen Leistungsmaß zusammenziehen.
Wie die vorgeschlagene Z2RAM-Zelle funktionieren soll
Die geplante Speicherzelle nutzt laut Nagare Oxid-Halbleiter und soll zwei Transistoren enthalten. Suman Datta, Mitgründer von Nagare Labs, erklärte, die Ladung werde in der Gate-Kapazität des zweiten Transistors gespeichert. Eine herkömmliche DRAM-Zelle besteht dagegen aus einem Transistor und einem separaten Kondensator.
Nagare beschreibt den Lesevorgang als zerstörungsfrei und gibt an, dass die Zelle nur selten aufgefrischt werden müsse. Das Unternehmen will die Speicherschichten direkt auf der Beschleunigerlogik abscheiden. Bei HBM, dem derzeit eingesetzten Stapelspeicher für hohe Leistung, liegen die Speicherstapel neben der Logik und sind über einen Interposer angebunden. Z2RAM soll die Speicherzellen also an eine andere Stelle im Aufbau bringen.
Welche Entwicklungsschritte Nagare berichtet
Nagare nennt mehrere Etappen aus der eigenen Forschungsgeschichte: 2020 sei eine Gain-Cell aus amorphem Oxid mit zwei Transistoren demonstriert worden. 2024 habe das Unternehmen das Kernmaterial und die Bauelementstruktur ausgewählt und die Zuverlässigkeit der Bauelemente optimiert.
Für 2025 berichtet Nagare von einer experimentellen Demonstration einer Speicherzelle und der Fertigung einer vierlagigen Transistorstruktur. 2026 habe das Unternehmen Langzeitstabilität gezeigt. Diese Angaben beschreibt Nagare als eigene Entwicklungsschritte.
Was Prototypen und Integration noch begrenzt
Laut dem am 26. Oktober 2026 veröffentlichten Bericht arbeitete Nagare damals mit Laborprototypen und suchte einen Fertigungspartner für Forschung und Entwicklung. Shimeng Yu, Mitgründer des Unternehmens, verwies auf fehlende Standards für die Integration eines solchen Speichers in Beschleuniger. Eine eigene Schnittstelle könnte daher nötig werden.
Datta sprach zudem über mögliche Zuverlässigkeitsprobleme: Atomare Fehlstellen oder Effekte einzelner beziehungsweise weniger Elektronen könnten die Schwellenspannung eines Transistors leicht verschieben und dadurch eine Speicherzelle stören. Das sind technische Risiken, die Nagare bei der Entwicklung adressieren muss.
Der Bericht nannte außerdem Nagare-Ziele, Z2RAM innerhalb von vier Jahren zu bemustern und innerhalb eines Jahrzehnts Produktionslieferungen zu erreichen. Er berichtete auch von einer Seed-Finanzierung über 5 Millionen US-Dollar. Die genannten Zeiträume sind Unternehmensziele, keine erreichten Meilensteine.
