Nagare opisuje Z2RAM jako projekt pamięci z półprzewodników tlenkowych, przeznaczonej do umieszczenia bezpośrednio nad logiką akceleratora. Firma przedstawia dla pierwszej generacji trzy cele wydajnościowe, a relacja opublikowana 26 października 2026 roku opisywała technologię jako znajdującą się na etapie prototypów laboratoryjnych.
Jakie cele wydajnościowe Nagare przypisuje Z2RAM?
Nagare prognozuje dla pierwszej generacji Z2RAM większą gęstość bitową niż w SRAM, szybszy dostęp niż w DRAM i niższą energię odczytu niż w SRAM. Każda wartość ma własną podstawę porównania:
| Miara | Cel dla Gen 1 | Podstawa porównania |
| Gęstość bitowa | 5× większa | SRAM wysokiej gęstości w procesie 2 nm |
| Szybkość dostępu | 14× większa | DRAM |
| Energia odczytu | 3× niższa | SRAM |
To prognozy Nagare, a nie wyniki pomiarów gotowego produktu. Gęstość bitowa opisuje ilość pamięci możliwą do umieszczenia na danej powierzchni, szybkość dostępu dotyczy czasu dotarcia do danych, a energia odczytu mówi o energii potrzebnej do ich odczytania. Te trzy wskaźniki opisują różne właściwości i nie należy ich sprowadzać do jednego ogólnego wyniku wydajności.
Jak ma działać komórka Z2RAM?
Według opisu przedstawionego przez współzałożyciela Nagare, Sumana Dattę, komórka Z2RAM ma wykorzystywać dwa tranzystory. Ładunek byłby przechowywany dzięki pojemności bramki drugiego tranzystora. Dla porównania, typowa komórka DRAM składa się z jednego tranzystora i kondensatora.
Nagare projektuje tę pamięć jako warstwy osadzane bezpośrednio nad logiką akceleratora. Firma zakłada, że takie ułożenie skróci połączenia między pamięcią a obliczeniami. W przypadku HBM stosy pamięci znajdują się obok układu obliczeniowego i łączą się z nim przez interposer, czyli warstwę pośredniczącą. Oczekiwane korzyści Z2RAM w zakresie przepustowości i energii pozostają założeniami konstrukcyjnymi.
Nagare opisuje odczyt Z2RAM jako niedestrukcyjny i deklaruje, że pamięć wymagałaby rzadkiego odświeżania. Firma przedstawia też plan wytwarzania warstw na jednym układzie, z użyciem standardowych procesów CMOS, narzędzi produkcyjnych dla płytek 300 mm i litografii DUV zamiast EUV. Są to założenia dotyczące projektu i produkcji.
Jakie etapy rozwoju deklaruje Nagare?
Nagare podaje następującą historię prac nad technologią:
- W 2020 roku firma deklaruje demonstrację dwutranzystorowej komórki pamięci z amorficznego tlenku.
- W 2024 roku, według Nagare, wybrano podstawowy materiał i strukturę urządzenia oraz zoptymalizowano jego niezawodność.
- W 2025 roku firma miała eksperymentalnie zademonstrować komórkę pamięci i wytworzyć czterowarstwową strukturę tranzystorową.
- W 2026 roku Nagare zadeklarowało wykazanie długoterminowej stabilności.
Są to kamienie milowe opisane przez firmę. Datowane prace nad komórką i strukturą warstwową pokazują deklarowany postęp badań, ale nie oznaczają jeszcze gotowości do produkcji seryjnej.
Co utrudnia integrację Z2RAM?
W relacji opublikowanej 26 października 2026 roku The Register opisał Z2RAM jako technologię na etapie prototypów laboratoryjnych. Nagare szukało wtedy partnera fabrycznego do prac badawczo-rozwojowych. Współzałożyciel Shimeng Yu wskazał, że nie ma standardu integracji tego rodzaju pamięci z akceleratorami; do połączenia układów potrzebne byłoby wiązanie 3D, a Nagare mogłoby opracować własny interfejs. Yu podał AMD 3D V-Cache jako przykład zastrzeżonego rozwiązania pamięciowego.
Datta zwrócił też uwagę na problem niezawodności komórek z półprzewodników tlenkowych. Wakancje atomowe oraz niewielkie zmiany napięcia progowego tranzystorów mogą zakłócić działanie komórki. To ryzyko, które projekt musi uwzględniać podczas dalszych prac.
The Register podał, że Nagare pozyskało 5 mln dolarów w rundzie zalążkowej, a Playground Global wspiera finansowanie rozwoju. W tej samej relacji przedstawiono cele firmy: rozpoczęcie dostaw próbek w ciągu czterech lat oraz wysyłek produkcyjnych w ciągu dekady.
