Nagare beschrijft Z2RAM als een voorgesteld oxidehalfgeleidergeheugen voor accelerators en publiceert voor de eerste generatie drie prestatiedoelen. Een bericht van 26 oktober 2026 beschreef de technologie als labprototypes. De cijfers zijn projecties van Nagare, geen gemeten prestaties van een product.
Welke prestatiedoelen publiceert Nagare?
Voor Gen 1 projecteert Nagare vijfmaal de bitdichtheid van 2 nm-high-density-SRAM, veertienmaal de toegangssnelheid van DRAM en een derde van de leesenergie van SRAM.
| Maatstaf | Projectie voor Gen 1 | Vergelijkingsbasis |
| Bitdichtheid | 5× | 2 nm-high-density-SRAM |
| Toegangssnelheid | 14× | DRAM |
| Leesenergie | 3× lager | SRAM |
De drie verhoudingen vergelijken verschillende eigenschappen en geheugentypen. Ze beschrijven Nagare's doelen voor Gen 1, niet een onafhankelijke benchmark van een werkend geheugen.
Hoe werkt de voorgestelde Z2RAM-cel?
Nagare wil geheugenlagen van oxidehalfgeleiders rechtstreeks boven op de logica van een accelerator aanbrengen. De voorgestelde geheugencel gebruikt twee transistors. Volgens Suman Datta wordt de lading opgeslagen via de gatecapaciteit van de tweede transistor. Een conventionele DRAM-cel gebruikt één transistor en een afzonderlijke condensator.
Nagare beschrijft de Z2RAM-uitlezing als niet-destructief en zegt dat het geheugen daardoor minder vaak ververst hoeft te worden. Het ontwerp moet de geheugencellen dichter bij de rekenlogica brengen dan HBM-stapels die naast de processor via een interposer zijn verbonden. Nagare presenteert die plaatsing als een manier om kortere verbindingen en meer bandbreedte mogelijk te maken.
Welke ontwikkelmijlpalen meldt Nagare?
Nagare meldt dat in 2020 een tweetransistor-gaincel van amorf oxide werd gedemonstreerd. In 2024 koos het bedrijf naar eigen zeggen het basismateriaal en de apparaatstructuur en optimaliseerde het de betrouwbaarheid. In 2025 demonstreerde Nagare naar eigen zeggen een geheugencel en fabriceerde het een structuur met vier transistorlagen. Voor 2026 meldde het bedrijf dat stabiliteit op lange termijn was aangetoond.
Wat staat integratie nog in de weg?
The Register beschreef Nagare op 26 oktober 2026 als een bedrijf met labprototypes dat een partner voor R&D-fabricage zocht. Medeoprichter Shimeng Yu zei dat er geen standaard was voor de integratie van dit type geheugen met accelerators en dat mogelijk een eigen interface nodig zou zijn.
Datta wees op een betrouwbaarheidsrisico: kleine verschuivingen in de drempelspanning van transistors, mogelijk veroorzaakt door effecten van één of enkele elektronen, kunnen een geheugencel verstoren. De ontwikkeluitdaging is dus niet alleen het stapelen van geheugenlagen, maar ook het betrouwbaar laten werken en aansluiten ervan.
The Register meldde op 26 oktober 2026 dat Nagare 5 miljoen Amerikaanse dollar aan seedfinanciering had opgehaald. Volgens hetzelfde bericht waren samples binnen vier jaar en productiezendingen binnen tien jaar doelen van het bedrijf.
