Le 28 septembre 2026, Richard Ho, vice-président du matériel d’OpenAI, a décrit un parcours de neuf mois entre la conception RTL initiale de Jalapeño et son tape-out, avec l’appui de l’IA et d’ingénieurs. Jalapeño est un ASIC d’inférence conçu par OpenAI avec Broadcom : un circuit intégré spécialisé dans l’exécution de modèles d’IA.

Neuf mois entre la conception RTL et le tape-out

Ho a situé à neuf mois le délai entre le début de la conception RTL de Jalapeño et son tape-out. Le RTL, pour Register Transfer Level, décrit le fonctionnement logique d’un circuit au niveau des transferts entre registres. Le tape-out désigne la remise du dossier de conception à la fabrication.

Ho a comparé ce délai à un ordre de grandeur de 18 mois à deux ans pour une conception traditionnelle, souvent fondée sur des blocs de propriété intellectuelle existants ou une architecture héritée. Il a décrit Jalapeño comme une conception menée à partir de zéro avec une équipe expérimentée et l’aide de l’IA.

L’IA a épaulé les ingénieurs

Le processus associait les modèles internes d’OpenAI, Codex, des outils de conception électronique assistée par ordinateur (EDA) et le travail des ingénieurs. L’IA a également servi au développement, à l’écriture et à l’optimisation de noyaux logiciels, ces portions de code spécialisées qui exécutent des opérations sur le matériel.

Les ingénieurs sont restés responsables des décisions de conception. Ho a décrit l’IA comme un outil d’appui à leur travail, pas comme un système qui aurait conçu seul la puce.

Les contrôles EDA standard sont restés en place

OpenAI a conservé les flux EDA standard pour la validation finale de Jalapeño, en parallèle du travail assisté par IA et de la supervision des ingénieurs. Ces outils servent à concevoir et à vérifier les circuits avant leur fabrication.

Le délai ne fixe pas le calendrier des prochaines puces

Ho a décrit les neuf mois comme un point de référence pour une équipe expérimentée travaillant sur une conception donnée, pas comme une durée garantie pour les suivantes. Le calendrier dépend, selon lui, de la complexité du projet et de la maturité des technologies utilisées.

Dans son entretien publié le 28 septembre 2026, Ho a également indiqué que la puce de deuxième génération approchait du tape-out et que la troisième était en développement. Il n’a pas fixé de cadence régulière pour ces étapes : les prochains tape-outs dépendront de la maturité technologique et de l’ampleur des progrès attendus.