Le 8 novembre, TSMC a réaffirmé son orientation vers la fonderie de circuits logiques, selon Seoul Economic Daily. Le 6 novembre, The Information avait rapporté que TSMC préparait des plans de fabrication de DRAM 3D à la demande de NVIDIA, en citant deux personnes au fait des discussions. MLQ.ai a également rapporté la déclaration de TSMC sur son activité de fonderie.
TSMC rappelle son orientation vers la fonderie
Le porte-parole de TSMC a mis en avant la spécialisation de l’entreprise dans la fonderie de circuits intégrés et sa mission auprès de l’industrie mondiale des circuits logiques, selon les propos rapportés par MLQ.ai. Cette déclaration porte sur l’activité générale de TSMC, tandis que le projet de DRAM 3D reste présenté comme une phase d’exploration dans le compte rendu attribué à The Information.
Pour évaluer l’effet sur l’offre de mémoire, le jalon décisif sera le passage des plans rapportés à une décision industrielle.
Les plans évoqués restent au stade exploratoire
Le compte rendu attribué à The Information décrit l’élaboration de plans à la demande de NVIDIA, sans décision rapportée sur la voie industrielle. Les options évoquées étaient la construction de nouvelles usines ou l’acquisition puis la reconversion de sites existants. Le calendrier et le choix des installations n’étaient pas arrêtés dans ce récit, selon Seoul Economic Daily.
MLQ.ai rapporte également que Hsu Kuo-chin, vice-président de TSMC chargé du conditionnement avancé, aurait supervisé cette piste.
La DRAM 3D agit au niveau des cellules, la HBM empile des puces
Dans le concept général de DRAM 3D, les cellules mémoire sont disposées verticalement. La HBM, elle, empile des puces mémoire complètes, reliées par des vias traversants en silicium. Cette différence situe la DRAM 3D au niveau de l’architecture des cellules, tandis que l’empilement HBM porte sur les puces.
Lam Research explique en anglais plusieurs concepts généraux associés à cette évolution : rotation des cellules avant leur empilement vertical, gravure à fort rapport d’aspect, motifs EUV et dépôt de couches atomiques (ALD), notamment avec du molybdène. La vidéo illustre des pistes techniques générales, pas une conception propre à TSMC.
NeoTeo a déjà détaillé le rôle des dies de base dans les projets HBM4E et NVHBM de Micron, un autre volet de l’évolution des mémoires empilées.
Les procédés et le développement éloignent un nouvel approvisionnement
Seoul Economic Daily rapporte que la fabrication de puces logiques et celle de DRAM reposent sur des procédés différents. Une entrée dans la DRAM demanderait donc le développement de technologies et des installations adaptées. Dans son article anglais traduit par IA du coréen, le média rapporte aussi que Tom’s Hardware estime que la DRAM 3D pourrait ne contribuer à réduire les pénuries qu’à un horizon d’au moins cinq ans, selon le résumé de cette analyse par MLQ.ai.
