Un resoconto pubblicato il 4 novembre 2026 riferiva che Micron puntava a portare la DRAM 1δ alla produzione su larga scala nella seconda metà del 2027. Il nodo era nella fase di aumento delle rese e mirava a una densità di bit superiore di circa il 25% rispetto a 1γ. Sono obiettivi della roadmap, mentre la generazione 1γ risultava già in produzione su larga scala.

1δ è la prossima tappa della DRAM planare

La roadmap attribuita a Micron associa 1δ alle future generazioni di DDR e LPDDR, alla memoria grafica, a HBM5, vHBM e vEIM. Il passaggio di densità rispetto a 1γ dovrebbe migliorare la quantità di dati memorizzabile per area di chip; l’aumento indicato è una previsione, non un risultato misurato su prodotti finiti.

Dopo 1δ, il percorso planare prosegue con 1ε, per cui è previsto il wafer bonding, una tecnica che unisce wafer. La generazione ζÅ è in fase iniziale ed è associata alla litografia High-NA EUV; ηÅ è ancora nella fase esplorativa. La direzione indicata per le celle planari è 6F²: Micron ha abbandonato i piani 4F², considerati più complessi e costosi da scalare.

La DRAM 3D è una strada parallela

Micron sta sviluppando due generazioni di DRAM 3D, 3D1 e 3D2. L’azienda intende introdurre questa tecnologia quando costi e prestazioni potranno competere con la DRAM planare. Nel frattempo, il piano continua a prevedere più generazioni planari: il passaggio alla struttura tridimensionale dipende quindi dalla sua convenienza rispetto a quel percorso.

Memorie per acceleratori, server e inferenza

Per HBM, Micron pianifica prodotti standard e personalizzati, con le versioni custom a partire da HBM4E. Un die di base personalizzato potrebbe integrare logica scelta insieme al cliente. La proposta vHBM porta la memoria direttamente sopra ASIC o CPU, invece di collocarla accanto al processore su un interposer, con l’obiettivo di aumentare la larghezza di banda. Alimentazione e dissipazione del calore restano sfide progettuali; tra le soluzioni previste figurano il bonding ibrido, i diffusori termici e una progettazione attenta alle temperature.

La vEIM, pensata per l’inferenza ai margini della rete, ha come obiettivi circa 2 TB/s di banda e meno di 1 picojoule per bit trasferito. Anche questi sono traguardi di progetto. Per LPDDR6 Micron prevede un consumo energetico inferiore di circa il 35% rispetto a LPDDR5; per DDR6 punta a una larghezza di banda doppia rispetto a DDR5. Micron starebbe inoltre lavorando con Meta su applicazioni LPDDR6 per i data center.

Il modulo DDR5 da 512 GB è una dimostrazione distinta

Un resoconto pubblicato il 15 settembre 2026 riferiva che Micron aveva dimostrato un RDIMM DDR5 da 512 GB su diverse piattaforme server, con velocità fino a 9.200 MT/s. La produzione di massa era prevista per la seconda metà del 2027. In un server a doppio socket con 24 slot, moduli da 512 GB potrebbero portare la capacità complessiva a circa 12 TB.

Questo modulo è una tappa concreta per i server ad alta capacità; il suo resoconto riguarda una dimostrazione separata dalla roadmap del nodo 1δ.

G11 completa il quadro della roadmap

Per la NAND 3D, il piano G11 punta alla produzione di massa nella seconda metà del 2027 e a oltre 400 layer attivi, rispetto ai 276 di G9. Micron prevede anche il bonding wafer-on-wafer. Sul versante AI sono delineati due percorsi: NAND SLC per carichi con molte operazioni di input/output e NAND impilata tramite TSV, con un die logico di base, per puntare a una maggiore larghezza di banda. Per il contesto sul passaggio da G9 a G11, l’approfondimento di NeoTeo sulla roadmap NAND di Micron ricostruisce la transizione.