Micron vise la production en volume de sa DRAM 1δ au second semestre 2027, avec un gain de densité de bits attendu par rapport à 1γ. Cette étape s’inscrit dans une feuille de route qui poursuit le développement de la mémoire planaire tout en préparant la DRAM 3D et plusieurs architectures destinées aux serveurs et à l’IA.
1δ, prochaine étape de la DRAM planaire
La DRAM 1γ de Micron est en production en volume et constitue, selon les informations rapportées sur la feuille de route, son premier nœud DRAM utilisant la lithographie EUV, une technique de photolithographie à ultraviolet extrême. La génération 1δ est en phase de montée en rendement. Micron vise pour elle une production en volume au second semestre 2027 et un gain de densité de bits situé au milieu de la fourchette des 20 % par rapport à 1γ.
Micron prévoit d’utiliser 1δ pour ses futures mémoires DDR, LPDDR, graphiques, HBM5, vHBM et vEIM. La fabrication de ce nœud est prévue aux États-Unis. Ces débouchés relient le même procédé à des usages différents, des cartes graphiques aux serveurs et aux systèmes d’inférence en périphérie.
Le planaire continue, tandis que la DRAM 3D se prépare
Pour ses cellules planaires, Micron poursuit une approche en 6F² après avoir abandonné ses projets en 4F². Le nœud 1ε est en développement, avec un assemblage de wafers par collage prévu. Plus loin sur la feuille de route, ζÅ est associé à la lithographie High-NA EUV et ηÅ en est encore au stade de recherche de pistes.
Micron développe aussi deux générations de DRAM 3D, nommées 3D1 et 3D2. Leur arrivée dépendra de leur compétitivité en coût et en performances face à la DRAM planaire. L’enjeu est donc de faire progresser les deux voies en parallèle plutôt que de traiter la mémoire 3D comme un remplacement déjà programmé.
HBM, LPDDR6 et DDR6 pour des besoins différents
La HBM personnalisée de Micron doit commencer avec HBM4E. Sa puce de base pourrait intégrer une logique adaptée aux besoins du client, rapprochant certaines fonctions du GPU de la mémoire. Pour la vHBM, Micron prévoit d’empiler la mémoire directement sur un ASIC ou un processeur, au lieu de la placer à côté sur un interposeur. La bande passante est l’objectif de cette architecture ; l’alimentation électrique et la dissipation thermique restent des défis de conception.
La première génération de vEIM, destinée à l’inférence en périphérie, vise environ 2 TB/s de bande passante et moins de 1 picojoule par bit transféré. Ce sont des objectifs de conception. Micron prévoit également que la LPDDR6 consomme environ 35 % d’énergie de moins que la LPDDR5 et travaille avec Meta sur des applications de LPDDR6 pour les centres de données. Pour la DDR6, la cible rapportée est une bande passante deux fois supérieure à celle de la DDR5. Ces valeurs sont des objectifs, pas des mesures de produits commercialisés.
Un RDIMM DDR5 de 512 GB, une démonstration distincte
Micron aurait également démontré un module RDIMM DDR5 de 512 GB sur plusieurs plateformes serveur, à des vitesses allant jusqu’à 9 200 MT/s. Une configuration à deux sockets et 24 emplacements pourrait accueillir jusqu’à 12 TB avec de tels modules. La production de masse de ce RDIMM est visée au second semestre 2027.
G11, le contexte NAND
La feuille de route NAND de Micron prévoit pour G11 une production de masse au second semestre 2027 et plus de 400 couches actives, contre 276 pour G9. Les objectifs rapportés comprennent une densité de bits environ deux fois supérieure à celle de G9, une vitesse d’E/S en hausse de 50 % et une baisse de plus de 25 % de l’énergie par bit transféré. Micron travaille aussi sur deux concepts de NAND pour l’IA : une NAND SLC axée sur les IOPS et une NAND empilée avec des TSV et une puce logique de base, conçue pour offrir une bande passante élevée. NeoTeo a déjà consacré un article au passage envisagé de G9 à G11.
