Micron celuje z produkcją wielkoseryjną DRAM 1δ w drugą połowę 2027 r. Proces jest na etapie zwiększania uzysku, a firma zakłada, że gęstość bitowa wzrośnie o około jedną czwartą względem 1γ. Dalszy plan obejmuje kolejne generacje planarnej pamięci oraz rozwój 3D DRAM, a także osobne projekty dla AI i serwerów.
1δ to najbliższy cel produkcyjny
Micron ma już 1γ w produkcji wielkoseryjnej. To pierwszy proces DRAM firmy wykorzystujący litografię EUV, czyli naświetlanie wafla światłem o skrajnie krótkiej długości fali. Dla 1δ Micron zwiększa uzysk i celuje w produkcję wielkoseryjną w drugiej połowie 2027 r. Wzrost gęstości bitowej o około jedną czwartą to planowany rezultat, nie osiągnięty jeszcze wynik.
Micron zamierza wykorzystać 1δ w kolejnych generacjach DDR i LPDDR, pamięci graficznej, HBM5, pionowej HBM (vHBM) oraz vEIM. Plan zakłada produkcję tego procesu w Stanach Zjednoczonych.
Planarna DRAM będzie rozwijana równolegle z 3D
Micron rozwija kolejne planarne węzły technologiczne, a kierunek dla komórek pamięci pozostaje przy układzie 6F². Firma zrezygnowała z planów przejścia na 4F². Węzeł 1ε jest w fazie rozwoju i ma wykorzystywać łączenie wafli. Dalsze etapy są na wcześniejszych poziomach: ζÅ znajduje się we wczesnym rozwoju i wiąże się z planowanym użyciem High-NA EUV, a ηÅ pozostaje na etapie poszukiwania rozwiązań.
Równolegle Micron rozwija dwie generacje 3D DRAM, oznaczone 3D1 i 3D2. Firma wiąże ich wprowadzenie z osiągnięciem kosztu i wydajności konkurencyjnych wobec pamięci planarnej. To osobny kierunek rozwoju, a nie zastępstwo dla najbliższego celu produkcyjnego 1δ.
Różne projekty pamięci odpowiadają na potrzeby AI
W przypadku HBM Micron planuje zarówno standardowe, jak i niestandardowe rozwiązania. Projekty niestandardowe mają rozpoczynać się od HBM4E; ich układy bazowe mogą zawierać logikę dostosowaną do potrzeb klienta. W planach jest też vHBM, w której pamięć ma być układana bezpośrednio na procesorze lub układzie ASIC, zamiast obok niego na przekładce. Taka konstrukcja ma zwiększyć przepustowość, a planowane sposoby radzenia sobie z zasilaniem i temperaturą obejmują m.in. łączenie hybrydowe oraz rozpraszacze ciepła.
Pierwsza generacja vEIM, przeznaczona do wnioskowania AI na urządzeniach brzegowych, ma osiągać około 2 TB/s przepustowości i zużywać mniej niż 1 pJ na przesyłany bit. To cele projektowe. Micron zakłada też, że LPDDR6 będzie pobierać około 35% mniej energii niż LPDDR5, a przepustowość DDR6 ma być dwukrotnie większa niż DDR5. Nad zastosowaniami LPDDR6 w centrach danych firma współpracuje z Meta.
Demonstracja RDIMM DDR5 to osobny projekt
Relacja opublikowana 15 września 2026 r. opisywała demonstrację modułu Micron DDR5 RDIMM o pojemności 512 GB na kilku platformach serwerowych, z szybkością do 9 200 MT/s. W konfiguracji dwuprocesorowego serwera z 24 gniazdami 24 takie moduły dają łącznie 12 288 GB pojemności. Produkcję masową modułu planowano na drugą połowę 2027 r.
G11 uzupełnia kontekst roadmapy
Dla 3D NAND G11 Micron celuje w produkcję masową w drugiej połowie 2027 r. Plan zakłada ponad 400 aktywnych warstw, wobec 276 w generacji G9. Wcześniej opisaliśmy przejście Microna z G9 do G11. Dla zastosowań AI firma rozwija też koncepcję NAND typu SLC nastawioną na wysoką liczbę operacji wejścia/wyjścia oraz układy o dużej przepustowości, z pamięcią NAND łączoną przez TSV z układem bazowym.
